액정 디스플레이용 산화물 반도체 기술 연구 동향

액정 디스플레이용 산화물 반도체 기술 연구 동향

특 집

CERAMIST

1. 서론

모바일 스마트 폰, 태블릿 PC, 노트북 및 TV 등의 응 용제품을 포함하는 정보 디스플레이 산업은 연간 100조 원 이상의 세계시장 규모이며, 이중 국내 삼성 및 LG 디 스플레이 양사가 세계시장을 50% 이상 점유하고 있기 때문에 본 사업은 반도체와 더불어 우리나라 핵심 전략 적 산업이다. 역사적으로 최초의 디스플레이인 브라운관 (CRT) 제품은 2000년 초반부터 액정 디스플레이 (LCD) 와 플라즈마 디스플레이 (PDP)에 의해 대체되기 시작하 였으며 LCD는 치열한 디바이스간의 경쟁에서 PDP를 압도하여 현재 기준으로는 LCD가 디스플레이 전체시장 의 70%이상을 차지하고 있다. LCD 디스플레이를 구동 하기 위해서는 박막 트랜지스터 (TFT) 어레이 기술이 필 요한데 크게 비정질 실리콘, 다결정 실리콘 및 산화물 반 도체의 3가지 기술로 구분할 수 있다. 2010년 이후 유기 발광 다이오드 (OLED) 디스플레이가 우수한 화질 및 얇 은 패널 두께 등의 장점으로 차세대 디스플레이로 부각 되고 있는데 이에 대한 산화물 반도체 응용은 본 특집편 의 다른 논문에서 다루기 때문에 본 기고에서는 LCD용 산화물 반도체 기술 현황에 대해 다루기로 한다.

비정질 실리콘 기술은 8세대 이상의 대면적 증착이 용 이할 뿐만 아니라, TFT 단면 구조의 단순성으로 인하여 가장 넓게 상용되고 있는 검증된 기술이다. 그러나 비정 질 실리콘 TFT는 전하 이동도가 0.5 cm

/Vs 불과하기 때문에 고이동도가 요구되는 대면적, 고해상도 응용제품

에 물리적으로 적용의 한계에 도달하고 있다. 이러한 이 유 때문에 1990년대 중반 이후 다결정 실리콘 기술이 집 중적으로 연구 및 개발이 진행되었다. 저온 폴리 실리콘 (low temperature poly silicon, LTPS) 소자는 이동도가 80 cm

/Vs 이상으로 매우 높아서 초고해상도 제품 구현은 물론이고 게이트 드라이버 및 데이터 드라이버 IC 회로 내장이 동시에 가능하기 때문에 우수한 화질 특성과 베 젤 영역을 최소화한 고급 패널을 구현할 수 있다. 그러나 LPTS 기술의 경우 레이져를 이용한 결정화 공정과 소스/

드레인 오믹 접합 구현을 위한 이온주입이 필수적이기 때문에 제조비용이 상승하고, 대형 유리기판에 레이져를 이용한 스캔닝 방식의 결정화 공정의 소요시간이 길어 대형 TFT 기판 제작 생산성이 비정질에 비해 현저히 낮 은 한계점을 동시에 안고 있다. 산화물 반도체는 2004년 일본 동경공대 호소노 교수 그룹에서 네이쳐에 비정질 InGaZnO 박막을 이용한 TFT 소자 제작을 발표한 이후, 전세계적인 연구 및 계발이 시작된 신생 TFT 기술이다.

산화물 반도체는 LTPS 기술과 비교했을 때, 반도체 채 널을 별도의 공정으로 결정화 공정과 소스/드레인 접촉 저항 감소를 위한 이온도핑을 생략할 수 있기 때문에 제 작 공정이 매우 단순해질 수 있다. 이는 스퍼터링법에 의 해 증착된 비정질 산화물 박막이 비의도적 (unintention- al)으로 n-형 도핑이 되기 때문이다. 뿐만 아니라 산화물 반도체는 비정질 실리콘과 비교하더라도 비슷한 제조비 용 및 생산성을 가질 수 있음은 물론이고 전계 이동도가 비정질 구조임에도 불구하고 비정질 실리콘에 비해 20배

액정 디스플레이용 산화물 반도체 기술 연구 동향

글

_ 정재경, 원주연

인하대학교 신소재공학과

정재경, 원주연

특 집

CERAMIST

이상 우수한 10 cm

/Vs가 얻어질 수 있기 때문에, 고해 상도 및 대면적 적용에 훨씬 유리하다.

한편, 정보 디스플레이 산업의 눈부신 성장에 발맞추 어 초고화질, 초고선명 및 대형화 등을 포함하는 최신 기 술의 디스플레이 구동을 위해서는 4,000 x 2,000 이상의 픽셀과 240 Hz 이상의 frame rate 및 70인치 이상의 화 면 크기가 필요하다. 이러한 기술적 요구사항을 만족하 기 위해서는 각 픽셀에 영상정보를 기입하는 충전시간을 급격히 감소시켜야 하고 따라서 필요한 픽셀 트랜지스터 의 전계 이동도는 급격히 증가해야 한다 (Fig. 1). 향후에 는 최신 기술의 디스플레이 소자에 적합한 TFT 소자 특 성을 구현하기 위해서 고이동도를 갖는 신물질의 개발이 매우 중요하다. 본 기고에서는 비정질 산화물 TFT를 LCD 제품에 응용하기 위해 소재, 공정 및 신뢰성의 현 기술을 소개하고 향후 LCD 제품에 산화물 반도체 적용 이 확대되기 위한 이슈를 소개한다.

2. 산화물 TFT 소재 및 공정

2.1. 산화물 반도체 소재

지금까지 연구된 반도체 채널 재료는 ZnO, In

O

, InZnO, ZnSnO, InGaZnO, ZnGaSnO 등과 같이 매우 다양하다. 가장 대표적인 광대역 반도체 재료는 ZnO 반 도체인데, 주로 UV 감지소자, LED와 같은 광소자, SAW 필터와 같은 압전소자 등의 적용을 목표로 많은 연구가 진행되어 왔으며, TFT 소자의 채널재료로의 집중적인

관심은 2004년 Fortunato 그룹이 20cm

/Vs 이상의 고이 동도 특성을 갖는 ZnO 트랜지스터 제작을 발표하고 난 이후에 시작되었다.

그러나 ZnO 박막은 증착과정에서 결정화가 매우 쉽게 발생하기 때문에 대면적향에 적합한 비정질상을 얻기가 쉽지 않고, 결정입계의 존재 때문에 TFT 소자의 이동도 및 문턱전압 산포 문제가 발생할 가 능성이 높은 단점이 있다.

평판디스플레이 소자의 투명 전도막으로 널리 이용되 는 InSnO와 InZnO 박막은 증착중 산소 분압을 적절히 증가시킴으로써 반도체 성질을 띠게 제작할 수 있고, 비 교적 높은 이동도를 가질 수 있으나 공통적으로 In 양이 온 함유량이 많이 누설전류가 높고 경신 변화 문제점과 열악한 DC, 광 신뢰성의 문제점이 있다.

InGaZnO 반도체 재료는 2004년 Nature에 보고된 이후 가장 집중적인 연구 및 개발이 이루어진 물질이다. 먼저 비정질임에도 불구하고 높은 이동도를 갖는 이유는 전이 금속 최외각 전자 중 방향에 따른 비등방성이 가장 작은 s 오비탈 파동함수 겹침이 전자밴드 전하 수송에 기여하 기 때문이라고 설명할 수 있다. 즉 비정질상태에서는 양 이온간의 결합각도의 무질서 (disordering)도가 증가하여 도 s 오비탈의 파동함수 겹침은 큰 영향을 받지 않기 때 문에 결정성의 이동도와 1/10 이상에 해당되는 10 cm

/Vs 이상의 이동도가 관찰된다 (Fig. 2).

InGaZnO 물질에서 각각의 양이온의 역할은 상이하다.

In

O

는 이동도 개선제로, ZnO는 네트워크 형성제로, Ga

O

는 전하억제 및 네트워크 안정제로 역할을 하기 때 문에 이동도, 전하농도 및 산소결함 농도제어가 가능하

Fig. 2.

InGaZnO

Fig. 1.

Frame rate 증가에 따른 요구되는

TFT의 전계 이동도 .

CERAMIST

액정 디스플레이용 산화물 반도체 기술 연구 동향

며 상대적으로 산화물 반도체 시스템 중 가장 우수한 신 뢰성을 갖는 산화물 반도체 재료 중에 하나이다.

구체 적으로 InGaZnO 물질에서 In 양이온의 함유량이 증가 할수록 TFT 소자의 전계 이동도는 증가하나 In-O 결합 은 Zn-O, Ga-O 결합강도에 비해 약하기 때문에 상대적 으로 산소 공공결함이 쉽게 형성되어 채널의 자유전자농 도 또한 증가하게 된다. 따라서 문턱전압은 음의 방향으 로 이동하고, OFF 상태의 누설전류는 점차 증가되는 문 제점이 있다. 따라서 최적조성의 In : Ga 비율은 이동도, 문턱전압 및 OFF 누설전류의 상호 Trade-off 관계를 고 려하여 결정되어야 한다(Fig. 3).

LG 디스플레이, 삼성 디스플레이, 샤프 및 AUO와 같 은 대기업에서 가장 집중적으로 연구된 물질은 IGZO이 며, 산화물 TFT를 적용한 LCD 패널 개발 역시 매우 활 발하게 진행되어 왔다 (Fig. 4,5).

그러나 이러한 장점에도 불구하고 In 및 Ga 원자는 대 표적인 희유금속일 뿐만 아니라 가격 또한 높기 때문에 최근에는 In, Ga이 적게 포함되거나 혹은 포함되지 않는 새로운 다성분계 채널재료에 대한 탐색도 활발하게 진행 중에 있다.

이런 관점에서 전세계 매장량이 풍부한 ZnO, SnO

의 이성분계 산화물인 ZnSnO 반도체 재료에 관심이 쏠리고 있다.

그러나 아직까지도 Sn 원자의 정 확한 물리적, 전기적인 역할규명이 미흡하고, ZnSnO 이 성분계만으로 기존 InGaZnO TFT 소자특성 및 신뢰성 에 근접한 특성을 확보할 수 있는지의 여부는 확실치 않 다.

최근에는 고이동도 채널 물질로 InZnSnO (IZTO)를 이용한 TFT에 대한 결과들이 많은 관심을 받고 있다.

IZTO TFT에서 In

O

의 비율은 이동도를 결정하는 중요 한 component로 In의 비율이 증가 할수록 이동도가 향 상되는데 이러한 높은 In의 비율은 IGZO와 마찬가지로 문턱전압의 불안정성을 야기시킨다. ETRI에서는 문턱전 압이 음의 값을 갖지 않으면서 가장 우수한 소자 성능을 갖는 조성의 일례로 In:Zn:Sn = 20:40:40을 제시하였는데 이동도 24.6 cm

/Vs, V

-0.4V, I

ratio >10

, SS 0.12 V/decade의 IGZO에 비해 우수한 이동도을 가짐을 확인

Fig. 3. IGZO 시스템에서 In 조성 변화에 따른 TFT 특성 변화.

Fig. 4. 삼성 디스플레이가 2010년 FPD에 발표한 IGZO TFT 적용 70 인치 UD급 3D LCD 디스플레이 신제품 .

Fig. 5. 중국 BOE가 2013년 개발한 IGZO TFT 적용 UHD급 65인치 LCD 신제품.

Fig. 6. 최적화된 Zn:In:Sn 비율(40:20:40)로 제작한 IZTO TFT

소자 특성.

정재경, 원주연

특 집

CERAMIST

할 수 있다(Fig. 6).

따라서 새로운 산화물 반도체 소재 로서 주목을 받고 있고, 양이온 조성변화에 따른 bias와 온도에 따른 신뢰성에 대한 추가적인 연구가 지속적으로 진행되고 있다.

2.2. LCD 용 산화물 TFT 공정

산화물 TFT 소자 구조는 기존 양산라인에 적용중에 있는 비정질 실리콘 반도체 소자에서 적용되는 기본 구 조인 바텀 게이트 (bottom gate)가 유리한데, 채널 위의 구조에 따라 백채널 에치 (back channel etch, BCE) 방 식과 에치 스탑 (etch stop, ES) 방식 두 가지로 구분된 다. 먼저 BCE 방식은 생산성 관점에서 가장 유리하다.

이는 디스플레이 TFT 기판에 소요되는 마스크 스텝수를 가장 최소화할 수 있는 구조이기 때문이다.

Fig. 7에 이러한 바텀 게이트 BCE 소자 구조의 단면 을 나타내었다. 그러나 소스/드레인 전극을 제외한 금속 배선을 플라즈마 기반의 건식 식각을 이용하여 제거할 때 노출되는 IGZO 박막 표면은 화학, 물리적인 손상을 받게 되는데 이러한 이유로 TFT 소자의 전달특성 (Transfer Characteristics)은 누설전류 증가 및 게이트 스 윙의 열화를 받는 것으로 알려져 있다. 이러한 원인은 아 르곤 라디칼에 의해 표면에 가장 약한 In-O 결합의 산소 가 선별적으로 제거되면서 산소공공결함이 형성되고, 또 한 3nm 두께의 In의 segregation이 형성과 관련된 트랩

이 증가하는 것으로 보고된바 있다 (Fig. 8).

따라서 이러한 소자 열화를 개선하기 위해서는 손실된 산소원자를 공급하여야 하는데, 예를 들어 N

O 플라즈 마 처리를 하게 되면 산소공공이 제거되면서 누설전류와 게이트 스윙 열화가 개선되는 것으로 알려져 있다. 그러 나 채널 보호막이 미리 형성되어 소스/드레인 형성과정 의 열화를 근본적으로 차단할 수 있는 ES 구조에 상응하 는 우수한 게이트 스윙 및 문턱전압 산포 특성을 백채널 에치구조에서 달성하기 위해서는, 열화를 최소화 할 수 있는 식각 공정, 후처리 및 패시베이션 증착공정 등의 추 가 개발이 요구된다. 반면 ES 구조는 소스/드레인 증착 전에 채널 위에 보호막을 미리 형성하기 때문에, S/D 식 각 관련 열화를 방지할 수 있게 매우 우수한 소자 특성 및 균일성을 확보할 수 있다.

그러나 ES 구조를 제조 하는 과정에서 ES층 형성을 위한 PECVD 증착과 ES층 패터닝을 위한 사진, 식각 공정이 추가되어 제조비를 상 승시키는 단점이 있다.

산화물 TFT 소자의 문턱전압 제어는 패널설계 관점에 서 매우 중요하다. 게이트에 전압을 인가하지 않을 때 TFT 소자가 OFF 상태를 보장하는 것이 소모전력 관점 에서 유리하다. 실리콘 반도체에서는 문턱전압 제어는 주로 채널에 엑셉터 및 도너를 이온주입으로 원하는 양 만큼 도핑시키는 방법을 이용하지만 산화물 반도체에서 는 이와 같은 이온주입 공정은 확립되어 있지 않다. 산화 물 반도체 기술의 장점은 결정화 및 이온도핑을 사용하 지 않는 점이기 때문에 문턱전압을 이온샤워 기술을 적 용하여 개발하는 것은 바람직하지 않기 때문이다. 산화 물 TFT 소자에서 문턱전압을 제어하는 방법은 크게 두 가지인데 첫 번째는 채널의 양이온와 음이온의 비율을 조절하는 방법이고 두 번째는 채널 두께를 변화시키는 방법이다. 스퍼터링법에 의한 채널 증착 과정에서 산소 유량을 증가시키면, 채널 층에 산소공공농도가 감소하게 되고 따라서 전자농도 역시 감소하게 되어 문턱전압은 증가하게 된다 (Fig. 9).

실험결과에서 이와 같이 산소공공은 얇은 도너 (Shallow Donor)로서 작용하는 것으로 이해되고 있다. 한 편, 이론물리 계산결과에서는 결정성의 ZnO에서 산소공

Fig. 8. BCE 구조에서 S/D 에칭 데미지에 의한 TFT 특성 열화 및 원인.

Fig. 7. 바텀 게이트 구조에서 (a) BCE 구조와 (b) ES 구조 비교 .

공은 도너가 아니라 깊은 준위 (Deep State)로 존재하게 된다고 설명하고 있기 때문에 비정질 전이금속 산화물에 서 산소공공결함의 정확한 전기적 기능은 완벽하게 이해 되고 있지 못하다. 이러한 산소공공 결함의 양면성은 NBIS 신뢰성 부분에서 다시 한번 언급하기로 한다. 두 번 째 방법으로 채널 층의 두께를 증가시킬수록 문턱전압은 음의 방향으로 이동한다 (Fig. 10).

이는 트랜지스터 소 자를 Turn-off 시킬 때 채널 전체를 공핍시켜야 하는데 이 는 게이트에 음의 전압을 인가함으로써 가능하다. 그런 데 채널 두께가 증가할수록 공핍시킬 공간영역이 증가하 기 때문에 게이트에 인가하는 음의 전압 역시 증가하여 야 되므로 문턱전압은 음의 방향으로 이동하게 되는 것

으로 이해할 수 있다.

3. LCD용 산화물 TFT 소자의 광바이어스 신뢰성

LCD는 비자발광이기 때문에 CCFL, LED와 같은 별 도의 Back Light Unit에서 백광이 항상 조사된다. 대부 분의 빛은 게이트 금속 전극에서 반사되지만, 전체 빛의 약 5% 수준이 측면방향으로 굴절, 반사등을 통하여 채널 에 전달된다. 그러나 불행하게도 Blue Light과 같은 높은 에너지를 갖는 빛이 산화물 반도체에 입사하면 광 전류 가 발생하게 되어 TFT의 문턱전압이 음으로 이동하는 문제점이 2009년 보고되었다.

이러한 문턱전압이동은 스위칭 기능을 담당하는 TFT 소자의 오동작을 일으켜 패널 점등 불량을 발생시키기 때문에 매우 중요한 이슈 이다. 픽셀의 트랜지스터는 1 frame 시간 동안에 전체라 인수의 역수의 비율만큼만 선택되기 때문에 Turn-on 시 간은 FHD의 경우 1/2000초에 불과하다. 나머지 시간 동 안은 OFF 상태이므로 대부분의 게이트 전압은 NMOS 경우 음의 전압에 할당된다 (Fig. 11). 따라서 가장 Duration이 큰 스트레스는 Negative Gate Bias Stress (NBS)와 빛이 합해진 Negative Gate Bias Illumination Stress (NBIS)임을 알 수 있다.

3.1. Negative bias illumination stress (NBIS) 안정성

CERAMIST

액정 디스플레이용 산화물 반도체 기술 연구 동향

Fig. 10. IGZO 채널 두께 변화에 따른 TFT 문턱전압 의존성 .

Fig. 9. IGZO 증착시에 산소 유량 변화에 따른 TFT 소자 의존성 .

정재경, 원주연

특 집

CERAMIST

산화물 TFT 소자에 NBIS를 인가할 때 발생하는 소자 열화는 위에서 기술한 바와 같이 문턱전압이 음의 방향 으로 이동하는 현상이다. 그러나 흥미롭게도 게이트에 Positive Bias Illumination Stress (PBIS)를 인가할 때는 상대적으로 산화물 TFT 소자가 안정성을 보임이 알려져 있다 (Fig. 12).

이는 PBS가 인가될 때의 MIS 캐패시터의 전하분포가 NBS가 인가될 때와 다르기 때문이다 (Fig. 13). PBIS 조 건에서는 게이트에 인가한 양의 전압이 채널 표면에 축 적되는 자유전자에 의해 screening되므로 채널의 대부분 은 중성영역으로 존재할 것이다. 이러한 상태에서 밴드 갭 보다 큰 에너지를 갖는 광자가 입사되면 가전자에 전 자가 전도대로 여기 되어 전자-홀 쌍이 형성될 것이다.

그러나 이러한 형성된 과량의 전자, 홀은 PBIS가 제거되 면 곧 바로 재결합을 통해 평형상태로 빠르게 되돌아갈 것이다. 따라서 문턱전압의 이동은 크게 관찰되지 않는 다. 반면에 NBIS가 인가되면 채널 전체영역이 Fig. 13과 같이 공핍되고 따라서 채널 영역에는 전기장이 존재하게 된다. 빛에 의해 형성된 전자, 홀은 전기장에 의한 분리 되어 홀은 게이트/채널 계면 쪽으로 이동하고 전자는 채 널 표면 쪽으로 이동하게 될 것이다. 계면에 쌓여 있는 홀은 계면 트랩이나 게이트 절연막으로 포획되거나 주입 되어 문턱전압을 음의 방향으로 이동시킬 수 있다. 따라

서 NBIS가 제거되더라고 문턱전압의 음의 이동은 원래 대로 회복되지 못한다. 이를 홀트랩핑 (Trapping) 모델이 라 하는데 실험적으로 게이트 절연체를 다른 물질을 적 용하여 확인할 수 있다.

Fig. 14는 게이트 절연체로 SiN

와 SiO

를 사용했을

Fig. 12. ZnO TFT 소자에 (b) PBIS와 (d) NBIS 가 인가되었을 때 열화 특성 비교.

Fig. 13. PBIS와 NBIS 조건에서의 에너지 밴드 다이어그램과 전하 분포.

Fig. 11. (a) 액정 디스플레이 단면도 , (b) 단위픽셀의 등가 회로 및

(c) 단위 프레임 동안의 timing diagram.

CERAMIST

액정 디스플레이용 산화물 반도체 기술 연구 동향

때 NBIS 불안정성을 비교한 것이다.

SiN

소자의 경우 NBIS 인가에 따른 문턱전압의 음의 방향으로의 이동이 매우 크게 나타났으나 SiO

소자의 경우 매우 문턱전압 의 이동이 크게 감소한 안정된 특성을 보여주고 있다. 이 러한 원인은 가전자 구조의 차이로 이해할 수 있는데 SiO

의 경우 밴드갭이 8.0 eV 정도로 크기 때문에 홀의 에너 지 장벽이 충분히 높게 GI/채널 계면에서 형성된다. 따라 서 계면에 축적된 홀의 주입이 억제될 뿐만 아니라 SiO

와 IGZO 계면 정합성이 우수하여 계면 트랩 밀도가 작 기 때문에 NBIS에 안정한 신뢰성을 보여준다. 반면에 SiNx의 경우 홀 장벽이 작은 SiNx 밴드갭 때문에 형성 되지 못해 홀 주입이 쉽게 발생하고, 이종계면에 근거한 계면 트랩이 높아져서 문턱전압 불안정성이 증가하는 것 으로 이해된다.

NBIS 열화의 두번째 원인으로 산소공공결함 모델이 제안되었는데, 이는 Deep State인 중성 산소공공이 빛에 의해 V

2+

로 여기 되면서 이때 전도대에 기여되는 자유

전자 때문에 음의 문턱전압 이동을 보인다는 이론이다 (Fig. 15).

이때 V

2+

결함은 relaxation 과정을 거치면서 준안정상태로 전도대 근처에서 존재하므로 NBIS를 제 거한 이후에도 원래 중성 V

상태로 회복되지 못하게 된

다. 산소공공결함 모델은 결정성의 ZnO에서 관찰되는 Persistent Photo-conductivity (PPC) 현상을 설명하기 위 해 제안된 이론인데, 최근 비정질 IGZO에서도 유사한 산소공공 광전이가 발생할 수 있음이 계산된 바 있다.

세번째 모델은 산화물 반도체 표면에 흡착된 산소 이 온이 빛에 의해 광탈착되는 과정에서 반도체층에 남게 되는 자유전자가 문턱전압의 열화를 일으킨다는 것인데, 이는 채널 보호막이 없는 샘플과 있는 샘플에서 NBIS 신뢰성이 현저하게 차이가 난다는 실험결과로부터 제안 되었다.

Fig. 16에서 확인할 수 있듯이 보호막이 없는 소자에서는 NBIS에 의한 열화가 현저하게 관찰되는 반

Fig. 15. (a) 홀 트래핑 모델과 (b) 산소 vacancy 결함의 광전이 모델.

Fig. 16. (a) Unpassivated 소자와 (b) Passivated 소자의 광바이어 스 신뢰성 비교. 이를 설명하는 (c) photo-desorption 모델 과 (d) 에너지 밴드 다이어그램.

Fig. 14. (a) SiNx와 (b)SiO

게이트 절연막으로 제작된 IGZO TFT 에

NBIS를 인할 때 IV 특성 열화와 에너지 밴드 다이어그램 .

정재경, 원주연

특 집

CERAMIST

면에 보호막이 형성된 소자에서는 NBIS 열화가 크게 감 소하는 결과가 그것이다 (Fig. 16).

3.2. NBIS 안정성 개선을 위한 후처리 기술

NBIS 불안정성의 원인계는 외부적인 요인과 반도체 물질 본질적인 요인으로 구분이 가능한데 홀 트랩핑 모 델과 산소 광탈착 모델은 외부적인 요인에 근거한 것이 며 SiO

흑은 Al

O

와 같은 우수한 절연물질을 게이트 절연체 및 채널 보호막으로 사용하여 상당부분 억제할 수 있다. 그러나 산화물 반도체의 산소공공에 의한 열화 의 경우 재료 본질적인 특성에 기인한 것이기 때문에 보 다 중요한 문제일수 있다. 이와 같은 산소공공에 기인한 광바이어스 신뢰성을 개선하기 위한 방법을 재료적 접근 과 구조적 접근으로 나누어 살펴보도록 하자. 먼저 재료 적 접근법으로는 산소공공 결함을 억제할 수 있는 조성 을 이용하는 것이다. 예를 들자면 IGZO 산화물 시스템 에서 산소와 강한 결합력을 갖는 Ga 이온의 함유량을 늘 리면 산소공공 형성이 억제되어 NBIS 신뢰성을 개선시 킬 수 있다. 비슷한 방식으로 ZTO 반도체에 Zr을 도핑 하여 산소공공 결함억제를 통해 광바이어스 불안정성을 개선시킨 보고도 있다.

그러나 이와 같은 양이온 최적 화 방법은 산소공공을 감소시키기 때문에 전자농도 역시 감소하게 되어 전계 이동도가 감소하는 문제점을 가지고 있다.

이는 산화물 반도체의 전도기구가 Percolation Conduction에 따르기 때문이다. 본 연구실에서는 양이온 은 고정된 상태에서 음이온의 구성원소인 산소 원자 혹 은 분자를 후처리를 통해 효과적으로 주입하며 이동도의 저하 없이 광신뢰성을 개선시킬 수 있음을 발표하였다.

또한 오존이나 산소 플라즈마와 같은 후처리 공정을 통 해서도 비슷한 NBIS 신뢰성을 획기적으로 개선할 수 있 음도 확인하였다.

특히 30 cm

/Vs의 고이동도를 가 지면서도 우수한 광전기적 신뢰성을 확보하기 위해 채널 물질을 In 함유량이 50%가 넘는 IZO를 적용하고 후처 리로 고압 산소 열처리를 거치면 매우 우수한 소자를 제 작할 수 있다.

그러나 아직 이와 같은 고압열처리 시스 템은 반도체 분야에서는 제작이 가능하지만, 디스플레이

분야에서는 8세대급 이상의 대형 유리기판으로 확장되 어야 하는데 이에 대응하는 장비 개발이 진행되고 있지 않다.

3.3. NBIS 안정성 개선을 위한 소자 구조 개발 위에서 기술한 바와 같이 산화물 TFT 소자의 전계이 동도와 NBIS 광신뢰성은 강한 Trade-off 관계를 보이고 있다. 일반적으로, 이동도와 문턱전압의 전기적 특성은 채널층의 전자 농도에 의존하게 된다. 즉 채널의 전자농 도가 증가하면 이동도는 증가하고 문턱전압은 음의 방향 으로 급격한 이동을 보이게 된다. 이와 같이 기존의 인듐 함유량이 많은 IZO 혹은 ITO 채널층을 사용하게 되면 이동도의 증가 및 문턱전압의 급격한 음의 방향으로의 이동은 문제점으로 지적되었다. 이에 대한 해결책으로 이동도는 낮지만 (10 cm

/Vs) 신뢰성이 우수한 IGZO 채 널층을 IZO 상부에 증착하여 IGZO/IZO 이중 채널 구조 를 형성하는 방법이 제안되었다 (Fig. 17).

이 경우 50 cm

/Vs 이상의 이동도와 0V 근처의 문턱 전압 및 Bias 신뢰성의 우수한 특성을 나타낼 수 있다 (Fig. 18).

흥미 있는 사실은 이와 같은 이중채널 구조에서 우수 한 이동도와 전기적 안정성을 보고한 대부분의 결과에서 게이트 절연체 계면에 인접한 채널층의 두께가 약 5nm 일 때에 최적 조건에 해당한다는 사실이다. 이보다 계면 채널층의 두께가 증가하면 문턱전압 값이 음의 방향으로 급격히 이동할 뿐만 아니라 NBIS 인가시에 소자의 불안 정성이 급증하는 문제점이 발견된다. 이에 대한 근본적 인 원인 규명은 이중채널 구조에서 열처리 공정 동안에

Fig. 17. 이중 채널 구조의 장점을 나타낸 개념도 .

CERAMIST

액정 디스플레이용 산화물 반도체 기술 연구 동향

상호 확산이 되면서 계면채널에 전하 억제제로 알려진 Sn 과 같은 이온에 도핑되면서 계면 채널층에서 산소공 공이 억제되기 때문이다 (Fig. 19).

계면 채널층이 5nm 이하로 얇을 때는 전체 계면 채널 층이 Sn에 의해 도핑되지만, 계면 채널층이 임계두께에 비해 증가하면 한정된 Sn 확산거리 때문에 계면 채널층 은 Sn 도핑된 층과 Sn-free층으로 구분된다. 따라서 Sn-

free한 계면 채널층에서 과도한 인듐함량에 기인한 산소 공공 결함 형성이 급증하기 때문에 계면 채널층이 두꺼 워지면 NBIS 신뢰성이 다시 열화 될 수 있다고 해석되 었다.

4. 결론 및 향후 전망

본 기고에서는 LCD 제품에 응용하기 위한 금속 산화 물 TFT의 재료, 공정 및 신뢰성의 관점에서 최근 진행된 주요 연구 결과와 이슈를 살펴보았다. 재료적인 측면에 서는 IGZO 물질이 가장 많이 연구 및 개발 개발되었는데, 특히 C-axis aligned IGZO 물질은 매우 우수한 누설전류 및 광바이어스 신뢰성을 갖는 것으로 발표되었고, 일본 의 샤프에서 고해상도 IT 모바일 제품에 양산을 진행하 고 있다. 그러나 최적화된 IGZO 물질의 전계 이동도는 양산기존 10~20 cm

/Vs 수준에 머물고 있기 때문에 향 후 초고해상도 및 고 프레임 속도의 고부가 제품에 적용 가능할지는 미지수이다. 이러한 관점에서 IZTO와 같은 새로운 사성분계 물질에 대한 연구가 관심을 모으고 있 다. 궁극적으로 금속산화물 반도체는 현재 가장 우수한 성능을 보여주는 폴리 실리콘 TFT에 대응 가능한 수준 이 되어야 모바일 제품에서 TV까지를 포함하는 차세대 디스플레이 백플레이에 폭 넓게 적용될 수 있을 것이다 따라서 현재 PMOS 폴리 실리콘 양산수준인 전계 이동 도 80 cm

/Vs을 새로운 목표로 설정할 필요가 있을 것으 로 판단된다. 마지막으로 정보 디스플레이 산업이 우리 나라 경제에서 차지하는 위상을 고려하고 향후 삼성 및 LG 디스플레이가 지속적인 기술 격차를 유지하기 위해 서는 차세대 산화물 반도체 기술에 대한 국가주도형 과 제가 기획되어 핵심 소재 기술을 물론이고 핵심 인력양 성이 활발이 이루어져야 할 것으로 사료된다.

참고문헌

1. K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, “Room-temperature Fabrication of Transparent Flexible Thin-film Transistors Using Amor- phous Oxide Semiconductors,” Nature, 432 488 (2004).

Fig. 19. 산소 공공 주위에 Sn 원자 배위수 변화에 따른 산소공공 결함의 형성에너지 계산결과 .

Fig. 18. 단채널과 이중채널 산화물 TFT 소자의 (a) PBTS와 (b)

NBTS 신뢰성 비교.

2. E. M. C. Fortunato, P. M. C. Barquinha, A. C. M. B.

G. Pimentel, A. M. F. Goncalves, A. J. S. Marques, R.

F. P. Martins, and L. M. N. Pereira, “Wide-bandgap High-mobility ZnO Thin-film Transistors Produced at Room Temperature,” Appl. Phys. Letts., 85 2541 (2004).

3. H. Hosono, “Ionic Amorphous Oxide Semiconductors:

Material Design, Carrier Transport, and Device Appli- cation,” J. Non-Cryst. Solids, 352 851 (2006).

4. J. K. Jeong, J. H. Jeong, H. W. Yang, J. S. Park, Y. G.

Mo, and H. D. Kim, “High Performance Thin Film Transistors with Cosputtered Amorphous

ndium Gal- lium Zinc Oxide Channel,” Appl. Phys. Letts., 91 113505 (2007).

5. H. Yabuta, M. Sano, K. Abe, T. Aiba, T. Den, H.

Kumomi, K. Nomura, T. Kamiya, and H. Hosono,

“High-mobility Thin-film Transistor with Amorphous InGaZnO

Channel Fabricated by Room Temperature Rf- magnetron Sputtering,” Appl. Phys. Letts., 89 112123 (2006).

6. M. Kim, J. H. Jeong, H. J. Lee, T. K. Ahn, H. S. Shin, J. S. Park, J. K. Jeong, Y. G. Mo, and H. D. Kim, “High Mobility Bottom Gate InGaZnO Thin Film Transistors with SiO

Etch Stopper,” Appl. Phys. Letts., 90 212114 (2007).

7. J. K. Jeong, J. H. Jeong, H. W. Yang, J. S. Park, Y. G.

Mo, and H. D. Kim, “High Performance Thin Film Transistors with Cosputtered Amorphous Indium Gal- lium Zinc Oxide Channel,” Appl. Phys. Letts., 91 113505 (2007).

8. E. M. C. Fortunato, L. M. N. Pereira, P. M. C.

Barquinha, A. M. B. Rego, G. Gonçalves, A. Vilá, J.

R. Morante, and R. F. P. Martins, “High Mobility Indi- um Free Amorphous Oxide Thin Film Transistors,”

Appl. Phys. Letts., 91 222103 (2008).

9. A. Chipman, “The Flat-screen Television Boom Has Materials Scientists Scrambling to Replace the Valu- able Metal Oxide that Coats the Screens,”Nature (London), 449 131 (2007).

10. H. Q. Chiang, J. F. Wager, R. L. Hoffman, J. Jeong, and D. A. Keszler, “High Mobility Transparent Thin- film Transistors with Amorphous Zinc Tin Oxide Channel Layer," Appl. Phys. Letts., 86 013503 (2005).

11. W. B. Jackson, R. L. Hoffman, and G. S. Herman,

“High-performance Flexible Zinc Tin Oxide Field- effect Transistors,” Appl. Phys. Letts., 87 193503 (2005).

12. M. K. Ryu, S. H. Yang, S. H. K. Park, C. S. Hwang,

and J. K. Jeong, “High Performance Thin Film Tran- sistor with Cosputtered Amorphous Zn-In-Sn-O Chan- nel: Combinatorial Approach,” Appl. Phys. Letts., 95 072104 (2009).

13. J. C. Park, S. W. Kim, C. J. Kim, S. I. Kim, I. H.

Song, H. Yin, K. K. Kim, S. H. Lee, K. H. Hong, J. C. Lee, J. K. Jung, E. H. Lee, K. W. Kwon, and Y.

S. Park, “High-performance Amorphous Gallium Indi- um Zinc Oxide Thin-film Transistors through N

O Plasma Passivation,” Appl. Phys. Letts., 93 053505 (2008).

14. M. K. Kim, J. H. Jeong, H. J. Lee, T. K. Ahn, H.

S. Shin, J. S. Park, J. K. Jeong, Y. G. Mo, and H.

D. Kim, “High Mobility Bottom Gate InGaZnO Thin Film Transistors with SiO

Etch Stopper,” Appl. Phys.

Letts., 90 212114 (2007).

15. J. H. Jeong, H. W. Yang, T. K. Ahn, M. K. Kim, K. S.

Kim, B. S. Gu, H. J. Chung, J. S. Park, Y. G. Mo, H.

D. Kim, H. K. Chung, and J. K. Jeong, “12.1-in. WXGA AMOLED Display Driven by InGaZnO Thin-film Tran- sistors,” J. Soc. Inf. Disp., 17 95 (2009).

16. J. S. Park, J. K. Jeong, Y. G. Mo, H. D. Kim, and C. J. Kim, “Control of Threshold Voltage in ZnO- Based Oxide Thin Film Transistors,” Appl. Phys. Letts., 93 033513 (2008).

17. J. H. Shin, J. S. Lee, C. S. Hwang, S. H. K. Park, W.

S. Cheong, M. K. Ryu, C. W. Byun, J. I. Lee, and H.

Y. Chu, “Light Effects on the Bias Stability of Transparent ZnO Thin Film Transistors,” ETRI J.

31 62 (2009).

18. K. H. Ji, J. I. Kim, Y. G. Mo, J. H. Jeong, S. H. Yang, C. S. Hwang, S. H. K. Park, M. K. Ryu, S. Y. Lee, and J. K. Jeong, “Comparative Study on Light-Induced Bias Stress Instability of IGZO Transistors With SiNx and SiO2 Gate Dielectrics,” IEEE Electron Device Lett., 31 1404 (2010).

19. A. Janotti and C. G. V. Walle, “Native Point Defects in ZnO,” Phys. Rev. B, 76 165202 (2007).

20. B. K. Ryu, H. K. Noh, E. A. Choi, and K. J. Chang,

“O-vacancy as the Origin of Negative Bias Illumi- nation Stress Instability in Amorphous In-Ga-Zn-O Thin Film Transistors,” Appl. Phys. Letts., 97 022108 (2010).

21. S. H. Yang, D. H. Cho, M. K. Ryu, S. H. K. Park, C S. Hwang, J. Jang, and J. K. Jeong, “Improvement in the Photon-induced Bias Stability of Al-Sn-Zn-In-O Thin Film Transistors by Adopting AlOx Passivation Layer,” Appl. Phys. Letts., 96 213511 (2010).

정재경, 원주연

특 집

CERAMIST

22. B. S. Yang, M. S. Huh, S. H. Oh, U. S. Lee, Y. J.

Kim, M. S. Oh, J. K. Jeong, C. S. Hwang, and H.

J. Kim, “Role of ZrO

Incorporation in the Suppres- sion of Negative Bias Illumination-induced Instabili- ty in Zn-Sn-O Thin Film Transistors,” Appl. Phys.

Letts., 98 122110 (2011).

23. S. H. Yang, K. H. Ji, U. K. Kim, C. S. Hwang, S.

H. K. Park, C. S. Hwang, J. Jang, and J. K. Jeong,

“Suppression in the Negative Bias Illumination Insta- bility of Zn-Sn-O Transistor Using Oxygen Plasma Treatment,” Appl. Phys. Letts., 99 102103 (2011).

24. K. H. Ji, J. I. Kim, H. Y. Jung, S. Y. Park, R. Choi, U. K. Kim, C. S. Hwang, D. S. Lee, H. S. Hwang, and J. K. Jeong, “Effect of High-pressure Oxygen Annealing on Negative Bias Illumination Stress- induced Instability of InGaZnO Thin Film Transis- tors,” Appl. Phys. Letts., 98 103509 (2011).

25. B. S. Yang, S. H. Park, S. H. Oh, Y. J. Kim, J. K.

Jeong, C. S. Hwang, and H. J. Kim, “Improvement

of the Photo-bias Stability of the Zn-Sn-O Field Effect Transistors by an Ozone Treatment,” J. Mater. Chem., 22 10994 (2012).

26. S. Y. Park, J. H. Song, C. K. Lee, B. G. Son, C. K.

Lee, H. J. Kim, R. Choi, Y. J. Choi, U. K. Kim, C.

S. Hwang, H. J. Kim, and J. K. Jeong, “Improvement in Photo-Bias Stability of High-Mobility Indium Zinc Oxide Thin-Film Transistors by Oxygen High-Pressure Annealing,” IEEE Electron Device Lett., 34 894 (2013).

27. S. I. Kim, C. J. Kim, J. C. Park, I. H. Song, S. W.

Kim, H. Yin, E. H. Lee, J. C. Lee, and Y. S. Park,

“High Performance Oxide Thin Film Transistors with Double Active Layers,” IEDM Tech. Dig., 73 1 (2008).

28. H. Y. Jung, Y. H. Kang, A. Y. Hwang, C. K. Lee, S.

W. Han, D. H. Kim, J. U. Bae, W. S. Shin, and J.

K. Jeong, “Origin of the Improved Mobility and Photo- Bias Stability in a Double-channel Metal Oxide Tran- sistor,” Scientific Rep., 4 3765 (2014).

CERAMIST

액정 디스플레이용 산화물 반도체 기술 연구 동향

정 재 경

2002년 서울대학교 재료공학과 박사 2003년 일리노이 주립대학 박사후 과정 2004년 삼성 SDI 중앙연구소 책임연구원 2009년 인하대학교 신소재공학과 부교수

원 주 연

2013년 인하대학교 신소재공학부 학사 2013년-현재 인하대학교 신소재공학과

석사과정