High-Frequency Equivalent Circuit Model for Differential Mode Noise Analysis of DC-DC Buck Converter

Article Information

Manuscript Received July 13, 2020, Accepted October 15, 2020, Published online December 30, 2020

J. Shin and H. Cha are with Department of Electrical Engineering, Chung Nam National University, 99 Daehak-ro Yuseong-gu, Daejeon 34134, Republic of Korea.

W. Kim is with SK Innovation, 325 Exporo Yuseong-gu, Daejeon 34124, Republic of Korea.

Correspondence Author: Prof. Hanju Cha ([email protected])

ORCID: 0000-0001-7650-1482 (J. Shin); 0000-0003-1761-7034 (W. Kim); 0000-0002-9185-6124 (H. Cha)

This paper is an open access article licensed under a Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International Public License.

To view a copy of this license, visit http://creativecommons.org/licenses/by-nc-nd/4.0

Juhyun Shin, Woojung Kim, Hanju Cha 신주현, 김우중, 차한주

Abstract

In this paper, we proposed a high frequency equivalent circuit considering parasitic impedance components for differential noise analysis on the input stage during DC-DC buck converter switching operation. Based on the proposed equivalent circuit model, we presented a method to measure parasitic impedance parameters included in DC bus plate, IGBT, and PCB track using the gain phase method of a network analyzer. In order to verify the validity of this model, a DC-DC prototype consisting of a buck converter, a signal analyzer, and a LISN device, and then resonance frequency was measured in the frequency range between 150 kHz and 30 MHz. The validity of the parasitic impedance measurement method and the proposed equivalent model is verified by deriving that the measured resonance frequency and the resonance frequency of the proposed high frequency equivalent model are the same.

Keywords: Differential Mode Noise, High Frequency Equivalent Circuit, Parasitic Impedance, EMI, Impedance Measurement Method, Resonance Frequency

I. Introduction

전력전자의 기술 발전에 따라 IGBT와 같은 전력반도체 소자 가 많은 어플리케이션에 적용되고 있다. 문제는 이러한 전력 반도 체소자가 스위칭 하는 과정에서 입/출력 단에 예기치 않는 노이즈 를 전달하여 전자기 호환성(EMC) 관리에 문제를 발생시키는 점이 다 [1]. 이러한 이유로 각 산업용도에 따른 국제전자파 규격을 바 탕으로 노이즈 레벨의 기준을 제한하며 관리하고 있다 [2]. 그러나 제품설계 후 차폐 및 필터를 설계하며 노이즈 레벨 제한치를 만족 시키는 기존의 고조파 관리 대책은 시간과 비용이 많이 소요된다 [3]. 따라 현재의 EMC 대책에서 발전하여 설계 단계에서 노이즈를 간단하고 정확하게 예측할 수 있는 모델링이 필요하다.

본 논문에서는 DC-DC 벅 컨버터의 차동노이즈 전압을 예측 할 수 있는 고주파 등가회로 모델 및 기생임피던스 측정 방법을 소개한다. 제시한 고조파 등가회로 모델의 FFT (Fast Fourier Transform)를 통해 노이즈를 해석할 수 있다. 논문에서 제안한 등 가회로 모델은 기본적인 벅 컨버터의 회로구성에 기생임피던스 성 분들이 추가된 형태를 가진다 [4]. IGBT와 다이오드가 스위칭하며 생기는 과도시간 동안 기생임피던스 성분들은 스위칭 소자와 공진

하기 때문에 실질적인 차동노이즈 레벨을 반영하기 위해서는 등가 회로 구성에 기생임피던스 성분도 고려해야 한다. 기생임피던스 추 출은 네트워크 분석기를 사용하였으며 키사이트 임피던스 측정 가 이드를 참고하여 진행하였다 [5]. 측정된 임피던스 파라미터를 제 안한 고주파 등가회로에 대입하고 시뮬레이션을 통해 차동노이즈 를 측정하였다. 그 후 측정 주파수 범위 내에서 시뮬레이션으로 얻 어진 공진점과 실제 실험으로 구해진 공진점과 비교 분석하여 제 안된 모델과 기생임피던스 측정방법의 타당성을 검증하였다.

II. DC-DC 컨버터의 고주파 등가회로

A. 기본적인 벅 컨버터 모델

Fig. 1은 기본적인 DC-DC 벅 컨버터 구성이다. 입력전원 V

는 일정한 직류전원이며 스위칭 소자인 IGBT와 다이오드를 온/오프 제어로 입력전원의 에너지를 출력 측으로 전달하는 동작원리를 가 지고 있다. 입력전압이 출력 측에 전달되는 전압 전달비 G

는 Eq.

(1)과 같다. Fig. 1에서 R

는 부하를 나타내며 부하단에 일정한 직류

전원을 공급하기 위해 DC 링크 커패시터인 C

추가했고 출력단의 교류성분을 차단하는 저역통과 필터를 L

와 C

로 구성하였다.

𝐺 𝑉 𝑉

𝐷𝑉

𝑉 𝐷 (1)

Fig. 2(a)는 IGBT가 온되고 다이오드가 오프되는 D×T 구간 동안의 동작이다. 여기서 D는 듀티를 T는 스위칭 주기를 나타낸다.

이 경우에 IGBT에 걸리는 전압은 0이고 다이오드가 OFF되므로 다 이오드 양단에 걸리는 전압은 V

가 된다. Fig. 2(b)는 IGBT가 오프되 고 다이오드가 온되는 (1-D)×T 간에서의 동작이다. 이 구간에서 IGBT 양단에 걸리는 전압은 V

이고 다이오드가 오프되므로 다이오 드 양단에 걸리는 전압은 0이 된다. IGBT와 다이오드가 연속모드로 스위칭 제어할 때 IGBT로 흐르는 전류 I

전류는 다이오드와 IGBT가 상보적으로 스위칭 시 생기는 과도시간에 의해 상승시간과 하강시간을 가지는 사다리꼴 형태를 가진다 [6].

B. 벅 컨버터의 고주파 등가회로 모델

Fig. 3은 본 논문에서 제안하는 기생 임피던스 성분까지 고려

된 DC-DC 벅 컨버터의 고주파 등가회로이다. DC 버스 플레이트와 PCB 트랙, DC 링크 커패시터와 같은 차동노이즈의 공진점에 영향 을 주는 기생 임피던스 성분이 포함되어 있다. DC 링크 커패시터의 기생임피던스 성분은 R-L-C 성분으로 구성되어 있으며 각각의 기 생임피던스 파라미터를 R

, L

, C

로 나타내었다. PCB 트랙 패턴 의 기생성분은 R과 L로 구성하였으며 각각의 기생임피던스 파라미 터를 L

, R

와 L

, R

으로 나타냈다 마찬가지로 DC 버 스 플레이트의 기생 임피던스 파라미터는 L

, R

와 L

, R

로 나타냈다. 또한 스위칭 소자의 기생임피던스를 출력 커패시터인 C

, C

으로 나타냈다. Fig. 3의 고주파 등가회로 모델링에서 출 력필터의 임피던스는 높은 임피던스 값을 가지므로 고주파 성분을 가지는 측정대역에서 무시할 수 있으므로 출력필터의 기생임피던 스 성분은 고려하지 않았다. Fig. 4는 차동 노이즈 전압을 측정하기 위한 LISN (Line Impedance Stabilization Network) 장비이다. LISN 은 전기, 전자기기의 전원 입력단에서 EMI 측정을 위해 사용되는 장비로 본 논문에서는 측정주파수(150 kHz-30 MHz)에 맞는 전장 품 규격인 CISPR 25 LISN 장비를 DC전원 +선과 –선에 각각 부착 하여 사용하였다. Fig. 3에서 I

은 제시한 IGBT에 흐르는 전류이자 차동모드(Differential mode) 노이즈 전류를 뜻한다. 고조파 범위에 서 I

과 차동노이즈 경로 내 기생임피던스 성분들로 만들어진 공 진은 차동노이즈 전압의 크기를 결정하는데 영향을 주게 된다 [7].

Fig. 1. DC-DC buck converter circuit.

(a)

(b)

Fig. 2. Principle of operation of the buck converter. (a) IGBT Turn on. (b) IGBT Turn off.

Fig. 3. High frequency circuit model of Buck converter.

Fig. 4. LISN equipment of CISPR 25 standard.

III. 기생임피던스 측정 방법

벅 컨버터 회로내의 존재하는 기생 임피던스 성분들은 VNA (Vector network analyzer)를 사용하여 측정하였다. 본 논문에서는 VNA를 이용하여 Gain-phase 방법으로 임피던스를 측정하고자 하 였다. Gain-phase의 방법은 측정하고자 하는 임피던스의 값의 크기 에 따라 세부적으로 series와 shunt로 나눌 수 있다 [8]. Fig. 5는 Gain-phase (GP)의 방법에서 10%이내의 오차를 가지는 영역을 DUT (Device under test) 크기에 따라 series와 shunt로 나누어 표 현한 그림이다. 이를 통해 10 Ω 이하의 낮은 임피던스는 shunt 방 법으로 그 이상의 임피던스는 series 방식으로 측정해야 정확한 값 을 얻을 수 있다. 본 논문에서는 측정 임피던스 값의 범위에 따라 유동적으로 높은 임피던스 값을 가지는 IGBT의 기생 커패시터와 DC 링크 커패시터의 기생 임피던스는 GP series 방법을 이용하고 DC 버스 플레이트와 PCB 트랙의 기생임피던스 추출은 GP shunt 방법을 사용하였다. 본 논문에서는 Gain–phase 방식을 선택하여 150 kHz에서 30 MHz의 주파수 범위에서 임피던스를 측정한다.

A. GP series 방법 측정

GP series방식은 VNA (Vector network analyzer)를 이용하여 10 Ω-10 kΩ 범위의 임피던스를 측정하는 방식 중 하나로 T포트 (50 Ω)와 R포트(1 MΩ) 사이에 DUT를 두고 Eq. (2)와 같이 T포트 에서 R포트로 넘어오는 신호의 비로 임피던스를 측정하는 방식이 다 [8]. 본 논문에서는 키사이트의 Text fixture 16047E을 이용하여 GP series 방식을 측정하였다.

𝑍 = 100 × 1 − 𝑉 𝑉 𝑉 𝑉

(2)

1) DC link 기생 커패시터 측정

Fig. 7은 GP series으로 DC 링크 커패시터를 측정하는 모습이 다. T포트와 R포트에 Text fixture를 설치 후 측정 DUT와 전선으로 연결한 후 볼트 체결하여 임피던스를 측정하였다. 이때 전선에 의 해 생기는 측정 손실은 별도의 교정을 하여 보상해주었다. 기생 임 피던스 추출은 측정 장비의 옵션기능 중 하나인 등가회로 D 모델 을 이용하여 기생 저항과 기생 인덕턴스 성분을 구하였다 [6].

TABLE 2는 사용한 VNA의 등가회로 D 모델로 50 kHz-30 MHz의 Fig. 5. Gain-phase impedance measurement range.

Fig 6. Impedance measurement internal circuit diagram of GP Series method.

TABLE 1 Measurement Specification

장비 제조회사 모델명 사양

Network analyzer keysight E5061B 5Hz~3GHz

TABLE 2

E5061B Equivalent Circuit D model Equivalent circuit Type of DUTs

 capacitors

Fig 7. Capacitor parasitic impedance measurement using GP series method.

Fig 8. Impedance measurement internal circuit diagram of GP Series

method.

주파수 범위 내에서 기생 파라미터의 값은 R

=80 mΩ, L

=4 nH, C

=1.5 mF이다. DC 링크 커패시터는 두 개의 커패시터를 직렬 연 결하여 사용했기 때문에 시뮬레이션에서는 R

=160 mΩ (80 mΩ+80 mΩ), L

=4+8 nH (4 nH+4 nH), C

=0.77 mF (1.5 mF∥1.5 mF)의 값을 사용했다.

2) IGBT 기생 커패시터 측정

Fig. 9는 GP series 방법으로 IGBT의 출력 커패시터를 측정하 는 모습이다. 키사이트에서 제공한 임피던스 측정 매뉴얼에 따라 게이트는 VNA 장비의 접지와 연결하여 영전압을 유지한 상태에서 컬렉터와 이미터에 테스트 포트를 연결하여 IGBT의 출력 커패시터 성분을 측정했다 [7]. 기생 임피던스 추출은 TABLE 2의 등가회로 D 모델을 이용하여 기생 커패시턴스 성분을 구하였다. 측정주파수 범위 내에서 기생 파라미터의 값은 C

=3.8 nF이다.

B. GP shunt 방법 측정

GP shunt 방식은 10 Ω 이하의 낮은 범위의 임피던스를 가장 정확하게 구할 수 있는 방식으로 낮은 임피던스 값으로 예상되는 PCB 트랙의 기생성분과 DC 버스 플레이트의 기생성분을 구할 때 이용하였다. Fig. 11는 제조사에서 제공한 GP shunt 방식을 바탕으 로 측정방식이다. VNA의 출력포트 각각의 임피던스 매칭을 위해

Fig. 12의 Mini-circuit사의 전력 분배기를 사용했다. 이를 이용하여 BNC형 동축케이블과 연결하여 GP Shunt를 측정하였다 [6]. DUT를 한 부분을 T포트(50 Ω)와 R포트(1 MΩ) 사이에 두고 반대쪽은 접 지와 연결하였다. Eq. (3)과 같이 T포트에서 R포트로 넘어오는 신호 의 비로 임피던스를 측정할 수 있다. Fig. 13는 GP Shunt 방법으로 측정해야 하는 PCB 트랙의 기생성분과 DC 버스 플레이트의 측정 구간에 대해 나타낸 것이다.

𝑍 = 25 × 𝑉 𝑉

1 − 𝑉 𝑉

(3)

1) PCB 트랙 기생 임피던스 측정

Fig. 14는 GP Shunt 방식으로 PCB 트랙의 기생 인덕턴스 측 (a)

(b)

Fig. 11. GP shunt method measurement example.

Fig 12. Used Power splitter.

TABLE 3

Used Power Splitter Specification

장비 제조회사 모델명 사양

전력 분배기 Mini-circuits ZSC-2-1+ 0.01-20MHz Fig. 9. IGBT parasitic impedance measurement using GP series method.

Fig. 10. IGBT parasitic impedance measurement results using the GP series

method.

정한 모습이다. VNA 장비의T포트에서 오는 동축케이블과 전력 분 배기에서 오는 동축케이블과 DUT 양단이 연결되어 기생임피던스 가 측정된다. 동축케이블로 의해 생기는 손실은 별도의 교정을 수 행하여 보상해주었다. PCB 트랙의 기생임피던스 측정 결과는 Fig.

15와 같다. TABLE 4는 사용한 E5061B의 등가회로 B 모델로 추출 한 PCB 트랙의 기생 저항과 기생 인덕턴스 값들은 R

=5 mΩ, L

=24 nH, R

=6 mΩ, L

=22 nH이다.

2) DC 버스 플레이트 기생 임피던스 측정

Fig. 16은 DC 버스 플레이트의 기생임피던스를 구하기 위해 GP Shunt 방법으로 측정한 모습이다. 기생임피던스 측정구간 양단 에 동축케이블을 연결한 후 볼트로 체결하여 측정하였다. 마찬가지 로 동축케이블로 의해 생기는 손실은 별도의 교정을 수행하여 보 상해주었다. Fig. 17은 GP Shunt로 DC 버스 플레이트 기생 임피턴 스의 측정 결과이다. 기생 임피던스 추출은 등가회로 B 모델을 이

용하였다. 측정된 DC 버스 플레이트의 기생 저항과 기생 인덕턴스 성분은 R

=32 mΩ, L

=25 nH, R

=37 mΩ, L

=30 nH이다.

IV. 기생 파라미터 측정결과

TABLE 5는 고주파 등가회로를 구성하기 위해 필요한 기생 파라미터들의 측정 결과이다. 총 4가지 항목(DC 링크 커패시터, DC 버스 플레이트, PCB 트랙, IGBT 출력 커패시터의 기생임피던스를 측정하였으며 각각의 기생 파라미터의 값들은 TABLE 5에 나타냈 다. 이 기생 파라미터를 시뮬레이션 및 수학적 해석에 적용하여 실 제 테스트 벤치에서 얻어지는 결과 값과 비교하여 기생임피던스 측정방법과 고주파 모델의 타당성을 검증하였다.

V. 시뮬레이션

Fig. 18은 벅 컨버터의 고주파 등가회로도의 PSIM 회로도이 다. 네트워크 분석기로 측정된 각 기생성분 파라미터의 값을 대입 Fig. 16. DC Bus plate parasitic impedance measurement using GP Shunt

method.

Fig. 17. DC Bus plate parasitic impedance measurement using GP Shunt method result.

Fig. 13. Parasitic impedance measurement section. (a) PCB track. (b) DC bus plate.

Fig. 15. PCB parasitic impedance measurement using GP Shunt method result

TABLE 4

E5061B Equivalent Circuit B model Equivalent circuit Type of DUTs

 Coil in general

하여 시뮬레이션을 진행하였다. 시뮬레이션 파라미터는 TABLE 6이 다. 정확한 차동노이즈 전류 I

을 구성하기 위해서 Fig. 20처럼 실 제 테스트 벤치의 I

의 상승시간과 하강시간을 측정하였다. 측정 결과 약 75 ns 상승시간과 하강시간을 가지는 I

전류로 이를 반 영하여 시뮬레이션을 구성하였다. Fig. 21은 차동노이즈 측정 결과

이다. Eq. (4)를 사용하여 차동노이즈를 측정했으며 여기서 V

와 V

은 LISN에 걸리는 전압이다. 측정결과 7.7 MHz서 78 dBμV 레벨을 갖는 공진점이 발생하였다.

Fig. 21은 모델링을 추가 검증하기 위해 듀티를 0.2로 변경하 여 차동노이즈 시뮬레이션을 수행한 결과이다. 듀티가 0.5일 때와 0.2일 때의 결과를 비교해보면 듀티 비의 감소 비율만큼 I

도 감 소되어 20×log(2/5)=-8 dBμV 만큼 전체적인 노이즈 전압이 줄어 들었음을 볼 수 있다. 이는 차동 노이즈의 전압에 영향을 주는 I

을 듀티비를 다르게 하여 변경을 주었을 경우 변경된 I

의 비율 만큼 차동 노이즈 전압의 레벨이 달라지기 때문이다. 또한 시뮬레 이션 결과로 기생임피던스 파라미터로 결정되는 공진점의 주파수 는 기생임피던스 성분이 변경된 것이 없으므로 일정하다는 것을 알 수 있다.

VI. 실험결과 및 분석

Fig. 22는 차동노이즈 측정을 위한 DC-DC 벅 컨버터의 테스 트 벤치이다. 차동모드 노이즈를 구하기 위해 입력전압 각각의 + 와 –선에 각각의 LISN 장치를 연결하였다. 추가적으로 180도의 위 상각을 가지고 있는 전력 분배기를 설치하여 측정 시 공통모드 노 이즈의 영향을 없애고 차동모드 노이즈만을 측정되도록 하였다.

Fig. 23은 측정 주파수 대역에서 PSIM 시뮬레이션, 테스트 벤치의 차동모드 노이즈를 측정한 결과이다.

현재 국제 전자파 규격에 따라 각 주파수 별로 발생할 수 있 는 노이즈전압 레벨의 최대치를 한정하여 노이즈를 관리하고 있다.

따라서 규격의 레벨 제한치 만족에 가장 큰 문제가 될 수 있는 공 진점을 중점으로 비교하여 등가회로 모델의 타당성을 검증하였다.

예측된 벅 컨버터의 시뮬레이션 값과 실험결과를 비교하면 공진점 의 주파수와 레벨의 결과가 약 7.8 MHz에서 약 78 dBμV 내외로 거의 비슷하게 발생하였다.

DC 버스 플레이트

RDC+

32 mΩ

LDC+

25 nH

RDC-

37 mΩ

LDC-

30 nH

PCB 트랙

RPCB_R

5 mΩ

LPCB_P

24 nH

RPCN_N

6 mΩ

LPCB_N

22 nH

IGBT 출력 커패시터

3.8 nF

TABLE 6 Simulation Parameters

입력 전압 50 VDC 듀티 0.5

스위칭 주파수 10 kHz 출력 전압 25 V

출력 전류 5 A

(=t

) 75 nsec

출력 커패시터 1.5 mF 출력 인덕터 15 mH

출력 저항 4.6 Ω

Fig. 18. High-frequency equivalent PSIM circuit diagram of a buck converter.

(a)

(b)

Fig. 19. Test bench current measurement. (a) Rise time. (b) Fall time.

VII. Conclusion

본 논문은 DC-DC 벅 컨버터의 차동모드 노이즈를 예측할 수 있는 고주파 등가회로를 제시하고 노이즈에 영향을 주는 기생임피 던스 성분을 측정하는 방법에 대해 소개하였다. 최종적으로 만들어 진 고주파 등가회로에는 측정된 각각의 임피던스 파라미터를 적용 하여 모델링을 완료하였다. 이를 바탕으로 시뮬레이션 값과 실측된 노이즈를 비교한 결과 차동 노이즈의 레벨이 거의 일치함을 확인 하며 제시한 모델의 타당성을 증명하였다.

고주파 등가모델을 통해 설계 단에서 노이즈를 예측할 수 있 으면 그에 맞는 필터 설계로 안정적인 DC 환경을 구성할 수 있으 며, 회로 설계 후 전자파 규격에 불만족으로 차폐와 제어기를 다시 설계하는 등의 시간 및 비용 문제를 해결할 수 있다. 또한 기존의 DC-DC 컨버터의 고주파 등가모델을 발전시켜 복잡한 3상 PWM 인버터의 노이즈를 해석하거나, 공통모드 노이즈에 관한 연구도 가 능할 것이라 기대된다.

Acknowledgment

This work was supported by the Korea Electric Power Corporation under Grant number R20XO02-36.

본 연구는 한국전력공사의 2020년 선정 기초연구개발 과제 연구비에 의해 지원되었음 (과제번호: R20XO02-36)

References

[1] H. Bishnoi, A.C Baisden, P. Mattavelli, D. Boroyevich, “Analysis of EMI Terminal Modeling of Switched Power Converters,” IEEE Transactions on Power Electronics, vol. 27, no. 9, pp. 3924-3933, Sep, 2012, DOI 10.1109/tpel.2012.2190100.

[2] I.E. Nobel, “Electromagnetic Compatibility in Automotive

Environment,” IEE Proc.-Sci. Meas. Technol., vol. 141, no. 4, pp. 252- 258. Jul. 1994, DOI 10.3403/bsiec1000-2.

[3] C. R. Paul, K. B. Hardin, “Diagnosis and reduction of conducted noise emissions,” IEEE Transaction on Electromagnetic Compatibility, vol.

30, no.4, pp. 553-560, Nov, 1988, DOI 10.1109/isemc.1988.14080.

[4] H. Zhu, J.-S. Lai, Y. Tang, A. Hefner, Jr. D. Berning, C. Chen “Analysis of Conducted EMI Emissions from PWM Inverter Based on Empirical Fig. 20. Differential noise simulation results of the proposed high-

frequency equivalent circuit.

Fig. 21. Differential noise simulation result with duty ratio changed to 0.2.

Fig. 22. Test bench to measure differential mode voltage of buck converter.

(a)

(b)

Fig. 23. Comparing the results of differential noise measurement resonance points. (a) Simulation result. (b) Experimental result.

TABLE 7 Test Equipments

장비 제조 회사 모델명

Power supply Magna Power Electronics TSD 610-16 Power splitter Mini-circuits ZSC-2-1+

Signal analyzer LIG Nex1 LSA-30

LISN Schwarzbeck NNBM 8124

[6] W. Zhang, M.T. Zhang, F.C. Lee, J. Roudet, E. Clavel, “Conducted EMI

analysis of a boost PFC circuit,” APEC, vol.1, pp. 223-229, 1997,

DOI 10.1109/apec.1997.581457.