Development of SiC Based Trench Type Next Generation Power Device

(1)

2018년 02월 17ZB1400-01-3020P

SiC 기반 트렌치형 차세대 전력소자

핵심기술 개발

Development of SiC Based Trench Type Next Generation

Power Device

(2)

본 문서에서 음영처리된 부분은 (

) 정보공개법 제9조의 비공개대상정보와

저작권법 및 그 밖의 다른 법령에서 보호하고 있는 제3자의 권리가 포함된 저작물로

(3)

인 사 말 씀

21세기는 전자통신의 발달과 더불어 광범위한 ICT를 기반으로 하는

정보통신기기의 발달과 4차 산업혁명을 위한 각종 IOT의 발달로 에너지

사용량의 폭발적인 증가가 예상되며 이로 인하여 2040년 에너지 소비량은

2010년 대비 50% 이상 증가할 것으로 예측된다. 탄소 배출량의 감소를

위한 환경규제에 따른 전기에너지 이용이 독려되고 있고, 이를 해결하기

위한 방안으로 신재생에너지의 사용과 전기에너지의 효율적인 이용을 위한

전력반도체의 개발이 절실한 실정이다. 현재 선진국에서 차세대

전력반도체로 많이 각광 받고 있다.

전력반도체 재료인 실리콘카바이드(SiC)는 실리콘보다 매우 우수한

물질적 특성을 지니고 있어 향후 늘어나는 전력전자 부품뿐만 아니라

전기자동차 및 신재생에너지용 전력모듈에 많이 활용될 것으로 기대되며

선진국의 전유물로만 여겨진 실리콘카바이드 전력반도체 기술 개발로

신산업 창출과 신시장 개척에 많이 도움이 될 것으로 기대된다.

본 연구의 성공적인 수행을 위하여 협조해 주신 관계자 및

한국전자통신연구원 관계자 여러분께 깊은 감사를 드리며 연구업무 수행에

참여한 연구원의 노고를 치하하는 바입니다.

2018년 2월

한국전자통신연구원 원장 이 상 훈

(4)

제 출 문

본 연구보고서는 내부연구과제인 "SiC 기반 트렌치형 차세대

전력소자 핵심기술 개발"의 결과로서, 본 과제에 참여한 아래의

연구팀이 작성한 것입니다.

2018년 2월

연구책임자 : 책임기술원 김 상 기 (ICT소재부품연구소)

연구참여자 : 책임연구원 이 진 호 (ICT소재부품연구소)

책임연구원 구 진 근 (ICT소재부품연구소)

책임연구원 박 종 문 (ICT소재부품연구소)

책임연구원 노 태 문 (ICT소재부품연구소)

책임연구원 박 건 식 (ICT소재부품연구소)

책임연구원 유 성 욱 (ICT소재부품연구소)

책임연구원 전 치 훈 (ICT소재부품연구소)

책임연구원 고 상 춘 (ICT소재부품연구소)

책임기술원 배 윤 규 (ICT소재부품연구소)

책임기술원 이 희 태 (ICT소재부품연구소)

책임기술원 임 병 원 (ICT소재부품연구소)

선임연구원 원 종 일 (ICT소재부품연구소)

선임연구원 이 형 석 (ICT소재부품연구소)

선임연구원 박 준 보 (ICT소재부품연구소)

(5)

요 약 문

Ⅰ. 연구의 제목

SiC 기반 트렌치형 차세대 전력소자 핵심기술 개발

Ⅱ. 연구의 목적 및 중요성

○ 에너지 사용량의 폭발적인 증가로 2040년 에너지 소비량은 2010년 대비 50% 이 상 증가할 것으로 예측되어 환경규제에 따른 전기에너지 이용이 독려되고 있으 며, 이를 해결하기 위한 방안으로 친환경 및 에너지 절감 이슈로 에너지 절감용 SiC 전력소자 개발정책이 확대되고 있으며, 특히 전기자동차 및 신재생 발전분 야에 빠르게 적용될 수 있는 1700V, 70A급의 고효율 SIC 기반 트렌치형 차세대 전력소자 핵심기술 개발하고자 함

○ SiC 기판의 대구경화로 6인치 SiC가 상용화되고 SiC 기반 전력소자의 가격 경 쟁력이 높아질 것으로 예상됨에 따라, SiC 전력소자에 대한 연구 개발 및 상용 화가 선진국을 중심으로 활발하게 진행되고 있음. ○ SiC 전력반도체의 경우 2016년부터 2020년까지 년평균 39%의 높은 시장성장이 예상되고 있으며, 전기자동차(HEV/EV), 태양광 발전시스템용 인버터 등의 시장 에서 1200V~1700V급 SiC 전력반도체가 빠르게 적용될 것으로 예상되며, 이에 대 한 국산화는 10% 미만이며 기술수준 또한 선진국의 50%에 불과할 정도로 취약함. ○ 이러한 SiC 전력반도체 시장이 급성장하고 있는 SiC 전력반도체 시장에 능동적 으로 대처하고 에너지 절감과 환경규제 이슈를 해결하기 위해서는 SiC 기반의 고효율 전력반도체의 개발 및 국산화가 시급함. ○ SiC, GaN 등 차세대 화합물반도체를 포함하는 전력반도체 연구개발, 인프라구 축, 인력양성의 국가 정책과 부합함.

(6)

Ⅲ. 연구내용 및 범위

1. SiC 전력소자 TCAD 시뮬레이션 구축 및 소자 설계 기술 ◦ TCAD Tool을 이용한 SiC 전력소자 시뮬레이션 환경 구축 ◦ 1700V급 SiC 전력소자용 가드링 시뮬레이션 및 설계 ◦ 1700V급 Trench형 SiC Diode/MOSFET 시뮬레이션 및 설계

2. SiC 전력소자 개발을 위한 핵심 공정 기술 개발

◦ SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 공정기술개발 - Trench Depth = 4㎛, Trench Angle = 88°

- Trench Side/Bottom 산화막 두께=100nm/300nm ◦ 열산화막 및 게이트 절연막 형성 공정기술개발

- Interface Trap Density (Dit) < 1.0E12 _cm-2 ◦ 불순물 Doping 및 PN 접합 형성 공정기술개발 ◦ 미세패턴 형성 공정기술개발

◦ SiC MOSFET 채널 자기정렬 공정기술개발 ◦ Ohmic접촉 형성 공정기술개발

3. 1700V/70A급 Trench형 SiC Diode 및 MOSFET 소자개발 ◦ SiC 다이오드 제작 및 특성평가

- 항복전압 (Repetitive Peak Reverse Voltage, VRRM) > 1700V - 순방향전류 (Repetitive Forward Current, IF) > 70A

- 순방향전압 (Forward Voltage, VF at IF=70A) < 1.7V ◦ SiC MOSFET 제작 및 특성평가

- 항복전압 (Drain-Source Breakdown Voltage, BVDSS) > 1700V - 턴온 전류 (Pulsed Drain Current, IDS) > 70A

- 턴온 비저항 (Specific On-State Resistance, Ron,sp) < 20mΩcm2 - 스위칭 에너지손실 (Eon/Eoff at IDS=50A) < 5.0mJ/1.0mJ

(7)

Ⅳ. 연구결과

1. SiC 전력소자 TCAD 시뮬레이션 구축 및 소자 설계 기술

◦ SiC 기반 전력소자 시뮬레이션 환경 구축 및 시뮬레이션 완료 ◦ 1700V 이상 급 Edge Termination (Guard-ring) 설계 기술 확보

◦ 1000V-10A, 1400V-30A, 1700V-70A급 SiC 다이오드/MOSFET 소자 설계기술 확보

2. SiC 전력소자 개발을 위한 핵심 공정 기술

◦ SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 공정기술 확보 - Trench Depth = 4.59㎛, Trench Angle : 89°

- Trench Side/Bottom 산화막 두께 : 105nm/393nm

◦ 열산화막 및 게이트 절연막 형성 공정기술 확보 (Dit: < 3.169E12 _cm-2₎ ◦ 불순물 Doping 및 PN 접합 형성 공정기술 확보

◦ 미세패턴 형성 공정기술개발

- 조각~6인치 SiC 투명기판 0.8um 해상도 미세패턴 형성 기술 확보 ◦ SiC MOSFET 채널 자기정렬 공정기술 확보 (Channel Length: 0.4~0.5um) ◦ Ohmic접촉 형성 공정기술 확보

3. 6인치 SiC기판 기반 1700V/70A급 Trench형 SiC Diode 및 MOSFET 소자개발 완료 ◦ SiC 다이오드

- 항복전압 (Repetitive Peak Reverse Voltage, VRRM): 2000V - 순방향전류 (Repetitive Forward Current, IF): 85A

- 순방향전압 (Forward Voltage, VF at IF=70A): 1.69V ◦ SiC MOSFET

- 항복전압 (Drain-Source Breakdown Voltage, BVDSS) > 1700V - 턴온 전류 (Pulsed Drain Current, IDS): 120A

- 턴온 비저항 (Specific On-State Resistance, Ron,sp): 19.8mΩcm2 - 스위칭 에너지손실 (Eon/Eoff at IDS=50A): 3.07mJ/0.63mJ

(8)

Ⅴ. 연구개발 결과의 활용계획

○ SiC 전력소자는 전기자동차, 태양광 발전시스템용 인버터 등의 1200~ 1700V급 시장에 빠르게 진입할 것으로 판단되며, 향후 대전력화와 생산단가 절감을 통 하여 가전, 전철 및 송배전 등의 기간산업용 전력소자를 단계적으로 대체할 것 으로 예상됨. ○ 고효율 SiC 전력소자 기술 개발로 대전력화와 생산단가 절감을 통해 전철뿐만 아니라 HVDC 송배전 등의 기간산업용 전력소자를 단계적으로 대체가 가능함 ○ SiC 소재를 이용한 극한 센서, 방사선센서, MEMS, RF 소자 등으로의 응용분야 확대로 방산․우주용 등 새로운 산업에 기술응용이 가능함.

Ⅵ. 기대성과 및 건의

○ 전량수입에 의존하는 국내 전력소자 수요에 능동적으로 대처 가능하며 SiC 기 술분야의 자립화 가능함 ○ 국내 SiC 소자/공정 기술 주도 - Si/SiC 전력소자의 전진기지 역할 가능 - SiC MEMS/센서 연구 개발에 활용 - 군수용 및 우주용 등 고온·고신뢰성 전자소자 개발 - SiC 반도체 소자개발 및 기술지원 인프라 구축 ○ ETRI 융합부품실험실은 국내 유일한 6인치 공용 Fab. 시설로 본 기술개발로 Si/SiC 전력소자 개발 및 생산시설의 전진기지 역할이 기대되고 Fab의 활성 화 및 Si 전용 fab에서 SiC를 연구 생산할 수 잇는 Paradigm Shift가 형성되 었음.

○ ICT 유망기술개발 바우처 사업을 ㈜AUK와 공동으로 과제를 수주하여 “에지종 단기술을 적용한 650V/20A급 SiC 다이오드 개발”을 완료하여 ㈜AUK에 기술이 전과 동시에 SiC 다이오드를 생산하기 위해 준비하고 있음.

(9)

워반도체 산업기술혁신사업의 장기과제를 수주하여 2021년까지 “전기자동차 및 신재생에너지용 1200V급 Trench형 SiC MOSFET 소자 개발” 과제에 ㈜KEC 사와 공동으로 과제에 참여하게 되었음. ○ SiC 기판을 이용하여 다이오드 및 MOSFET를 제조하는 과제에서 국내에서 고온 이온주입공정과 고온열처리 공정을 할 수 있는 인프라가 미흡하여 일본 및 국 내 타 기관에서 공정을 활용하다 보니 연구일정 관리에 어려움이 많았고, 연 구장비를 적기에 사용할 수 없는 어려움으로 인하여 최적화된 공정 조건을 확 보하는데 어려움이 있었음.

(10)

ABSTRACT

Ⅰ. TITLE

Development of SiC Based Trench Type Next Generation Power Device

Ⅱ.

Purposes and Importance of the Research

○ Energy consumption is expected to increase by more than 50% in 2040 due to the explosive increase in energy usage. The use of electric energy in accordance with environmental regulations is being encouraged. To solve this problem, We are developing the power device development policy and developing core technologies of 1700V and 70A high efficient SIC based trench type next generation power devices that can be applied to electric vehicles and renewable power generation fields in particular. ○ The large-scale SiC substrate is expected to commercialize 6-inch SiC

and increase the price competitiveness of SiC-based power devices. As a result, R &D and commercialization of SiC power devices are actively underway in developed countries.

○ In the case of SiC power semiconductors, the average market growth is expected to be 39% from 2016 to 2020. In the market of electric vehicles(HEV/EV) and inverters for PV systems, SiC power semiconductors of 1200V to 1700V. It is expected to be applied quickly, localization of this is less than 10%, and technology level is weak enough to be only 50% of developed countries.

(11)

○ In order to actively cope with the SiC power semiconductor market, which is rapidly growing, and to solve energy saving and environmental regulation issues, it is urgent to develop and localize SiC-based high efficiency power semiconductors.

○ It is in line with the national policy of research and development of power semiconductors including SiC and GaN, including next-generation compound semiconductors, infrastructure construction, and manpower training.

Ⅲ. The contents of the study

1. TCAD simulation set-up of SiC power device and device design ◦ Simulation environment et-up of SiC power device using TCAD tool ◦ Edge termination simulation and design for 1700V SiC power devices ◦ Simulation and design of 1700V trench type SiC diode/MOSFET

2. Development of core process technology for SiC power device

◦ Development of trench etching process on SiC and trench gate process - Trench Depth : 4㎛, Trench Angle : 88o

- Trench Side/Bottom oxide thickness : 100nm/300nm ◦ Development of thermal oxide and gate insulating film

- Interface Trap Density (Dit) < 1x1012 cm-2

◦ Development of doping and PN junction formation technology ◦ Development of fine patterning technology

◦ Development of SiC MOSFET channel using self-alignment process ◦ Development of ohmic contact forming technology

(12)

◦ Fabrication and evaluation of trench type SiC diode - Repetitive Peak Reverse Voltage (VRRM): 1700V - Repetitive Forward Current (IF): > 70A, - Forward Voltage Drop at IF=70A (VF): <1.7V

◦ Fabrication and evaluation of trench type SiC MOSFET - Drain-Source Breakdown Voltage (BVDSS): > 1700V - Pulsed Drain Current (IDS): > 70A

- Specific On-State Resistance (Ron.sp): 20 mΩcm2

- Switching Energy Loss at IDS=50A (Eon/Eoff): 5.0mJ/1.0mJ

4. Development of ESD protection circuit for SiC power device

Ⅳ. Results

1. SiC power device TCAD simulation construction and device design technology

◦ Completion of SiC based power device simulation environment and simulation

◦ Obtained 1700V or higher edge termination (guard-ring) design technology

◦ Obtained SiC diode / MOSFET design technology of 1000V-10A, 1400V-30A, and 1700V-70A class

2. Development of core process technology for SiC power device

◦ Development of trench etching process on SiC and trench gate process - Trench Depth : 4.59㎛, Trench Angle : 89o

- Trench Side/Bottom oxide thickness : 105nm/393nm ◦ Development of thermal oxide and gate insulating film

(13)

◦ Development of SiC MOSFET channel using self-alignment process technology : Lch :0.4~0.5um)

◦ Development of fine pattern formation process technology : resolution 0.8um

◦ Doping of impurity and securing technology of forming PN junction ◦ Development of ohmic contact forming technology

3. Development 1700V / 70A trench type SiC diode and MOSFET device based on 6 inch SiC substrate

◦ SiC diode

- Repetitive Peak Reverse Voltage (VRRM): 2000V - Repetitive Forward Current (IF): 85A,

- Forward Voltage Drop at IF=70A (VF): 1.69V ◦ SiC MOSFET

- Drain-Source Breakdown Voltage (BVDSS): > 1700V - Pulsed Drain Current (IDS): 120A

- Specific On-State Resistance (Ron.sp): 19.8 mΩcm2

- Switching Energy Loss at IDS=50A (Eon/Eoff): 3.07mJ/0.63mJ

4. ESD protection circuit technology of SiC power device (HBM:> 8kV)

Ⅴ. Plan to Use Research and Development Results

○ SiC power device are expected to rapidly enter the market of 1200 ~ 1700V such as electric vehicles and inverters for solar power systems, and will gradually upgrade electric power devices for household electric appliances, electric trains, Expected to replace

(14)

○ By developing high-efficiency SiC power device technology, it is possible to gradually substitute electric power devices for sub-industrial industries such as HVDC transmission and distribution by not only electric power but also electric power generation and production cost reduction.

○ By applying SiC materials to extreme sensors, radiation sensors, MEMS, and RF devices, it can be applied to new industries such as defense and space applications.

Ⅵ. Expectations and Suggestions

○ It can actively cope with the demand of domestic electric power devices which depend on all the imports, and it is possible to become independent in SiC technology field.

○ Leading domestic SiC device / process technology - Can act as a forward base for Si/SiC power devices - Application to SiC MEMS / Sensor R&D

- Development of high temperature and high reliability electronic devices such as military and space

- SiC semiconductor device development and technical support infrastructure construction

○ The ETRI Convergence Components Laboratory is the only 6-inch common Fab in Korea. As this facility is developed, this technology development is expected to serve as a base for the development of Si / SiC power devices and production facilities, and Paradigm Shift is created to activate SiC fabs and to research SiC fabs.

○ In cooperation with AUK, we will win a project to win the ICT promising technology development voucher project. We have been awarded a project to develop the 650V / 20A class SiC diode with edge termination

(15)

technology and prepare to produce SiC diode at the same time as transferring technology to AUK.

○ Due to the technology of ETRI's SiC MOSFET devices, we received a long-term project of the power semiconductor industry innovation project undertaken by the Ministry of Commerce, Industry and Energy. In 2021, "Development of 1200V class trench type SiC MOSFET device for electric vehicles and renewable energy"I participated in the project jointly with KEC.

○ In the task of fabricating diodes and MOSFETs using SiC substrates, the infrastructure for high-temperature ion implantation and high-temperature heat treatment processes in Korea is insufficient. As a result,Due to the difficulty of using the research equipment in a timely manner, it was difficult to obtain optimized process conditions.

(16)

List of Tables

[Table 2.2.1-1] SiC substrate trench etching technology and trench gate oxide film formation ··· 57 [Table 2.2.2-1] Dielectric film thickness and capacitance according to each process condition ··· 60 [Table 2.2.2-2] Summary of results of gate insulating film experiment ···· 62 [Table 2.2.6-1] Experimental results of the first ohmic contact formation

test ··· 78 [Table 2.2.6-2] 1st and 2nd ohmic contact formation experiments Split

condition ··· 79 [Table 2.2.6-3] Experimental measurement results of second ohmic contact

(18)

List of Figure

[Figure 1-1] Performance comparison between Si power device and SiC power device ··· 4 [Figure 2.1.1-1] Schottky barrier diode used in TCAD simulation ··· 9 [Figure 2.1.1-2] Simulated electric field and forward voltage with N-drift

doping concentration ··· 9 [Figure 2.1.1-3] MATBAL siumation results of 1700~1800V breakdown voltage at

80%, 100% critical electric field ··· 11 [Figure 2.1.1-4] Breakdown voltage of planar & cylendrical junction at

N-Drift condition (concentration: 3.5E15/cm3, thickness: 15um) ··· 12 [Figure 2.1.1-5] SZJTE structure and breakdown voltage at JTE doping

concentration ··· 13 [Figure 2.1.1-6] Floating guard ring assisted single zone JTE structure ·· 14 [Figure 2.1.1-7] FG-SZJTE structure and breakdown voltage at JTE doping

concentration ··· 14 [Figure 2.1.1-8] Electric field distribution of FG-SZJTE structure at L

parameter ··· 15 [Figure 2.1.1-9] Breakdown voltage of SZJTE and FG-SZJTE at JTE doping

concentration ··· 16 [Figure 2.1.1-10] SMJTE (Space Modulated JTE) structure and design parameter ··· 17 [Figure 2.1.1-11] Breakdown voltage of SMJTE at JTE doping concentration,

comparison of single zone JTE structure ··· 17 [Figure 2.1.1-12] FG-SMJTE (Floating Guard Ring Assisted Space Modulated JTE) structure and design parameter ··· 18 [Figure 2.1.1-13] Comparison of breakdown voltage of FG-SMJTE (Floating Guard Ring Assisted Space Modulated JTE) and other structures at JTE doping concentration ··· 18

(19)

[Figure 2.1.1-14] Floating field ring structure ··· 19

[Figure 2.1.1-15] Ion implant condition for edge termination simulation ·· 19

[Figure 2.1.1-16] Simulation results of FG-SMJTE structure and floating field ring (20 rings) structure ··· 20

[Figure 2.1.1-17] Electric field distribution of floating field ring with 20-ring ··· 21

[Figure 2.1.1-18] SiC diode structure ··· 22

[Figure 2.1.1-19] Simulation results of reverse characteristics of planar and trench diodes ··· 23

[Figure 2.1.1-20] Simulation results of forward characteristics of planar and trench diodes ··· 25

[Figure 2.1.1-21] Simulation curve fitting for schottky area optimization of 70A devices ··· 25

[Figure 2.1.1-22] Forward characteristics simulation result of 70A SiC planar/trench diode device ··· 26

[Figure 2.1.1-23] 1700V/70A SiC diode and mask layer information ··· 27

[Figure 2.1.1-24] Detailed design of main cell area of SiC trench diode ·· 28

[Figure 2.1.1-25] Detailed design of periphery area ··· 28

[Figure 2.1.1-26] Detailed design of edge termination area ··· 29

[Figure 2.1.1-27] Detailed design of contact, metal, pad layer ··· 29

[Figure 2.1.1-28] 1700V/70A SiC trench diode cross-section ··· 30

[Figure 2.1.2-1] SiC planar MOSFET device half pitch section structure ···· 31

[Figure 2.1.2-2] Electrical characteristics of SiC planar MOSFET at device channel length ··· 32

[Figure 2.1.2-3] Electrical characteristics of SiC planar MOSFET at jfet length ··· 33

[Figure 2.1.2-4] P-body doping profile of SiC planar MOSFET ··· 34

[Figure 2.1.2-5] Simulated p-body doping profile of SiC planar MOSFET ··· 34

[Figure 2.1.2-6] Electrical characteristics of SiC planar MOSFET at p-body condition ··· 35

(20)

[Figure 2.1.2-8] P-Body/NSD/PSD ion implant profile ··· 37

[Figure 2.1.2-9] P-Body/NSD/PSD ion implant condition ··· 37

[Figure 2.1.2-10] SiC trench MOSFET device half pitch section structure ·· 38

[Figure 2.1.2-11] Process and design conditions for SiC trench MOSFET device ··· 39

[Figure 2.1.2-12] Variation of VTH at p-body concentration in SiC trench MOSFET device ··· 40

[Figure 2.1.2-13] Electric field distribution of trench MOSFET ··· 41

[Figure 2.1.2-14] Electrical characteristics of SiC trench MOSFET at cell pitch (solid line: output, dotted line: on-resistance) ··· 42

[Figure 2.1.2-15] P-body doping profile of simulated SiC trench MOSFET devices ··· 43

[Figure 2.1.2-16] Electrical characteristics of simulated SiC trench MOSFET devices ··· 43

[Figure 2.1.2-17] P-Body/NSD/PSD ion implant profile ··· 44

[Figure 2.1.2-18] 1700V/70A planar MOSFET and mask layer information ··· 45

[Figure 2.1.2-19] Detailed design of 1700V/70A SiC MOSFET ··· 46

[Figure 2.1.2-20] Unit cell structure of 1700V/70A planar MOSFET device ·· 47

[Figure 2.1.2-21] 1700V/70A trench MOSFET and mask layer information ··· 48

[Figure 2.1.2-22] Detailed design of 1700V/70A SiC trench MOSFET and cross sectional structure ··· 49

[Figure 2.1.2-23] Unit cell structure of 1700V/70A trench MOSFET device ·· 50

[Figure 2.2.1-1] Cross-sectional structure for Aligned key etching and trench etching based on SiC ··· 53

[Figure 2.2.1-2] Alignkey formation surface photograph on SiC substrate 54 [Figure 2.2.1-3] Angle89 °after trench etching using SiC substrate ··· 54

[Figure 2.2.1-4] Depth measurement after etching of SiC substrate (Depth: 4.59um) ··· 56

[Figure 2.2.1-5] Trench gate oxide film formation after trench etching ·· 56

[Figure 2.2.2-1] Process condition diagram for each sample ··· 59

(21)

[Figure 2.2.2-3] The interface trap density (Dit), measured by the high-low method, in the 0.1 to 0.6 eV range below the conduction band

edge (0 eV) ··· 63

[Figure 2.2.2-4] Effective oxide charge (Qeff) and interfacial trap density (Dit) ··· 65

[Figure 2.2.2-5] Breakdown voltage characteristics of gate insulating film expressed by electric field ··· 65

[Figure 2.2.2-6] C 1s spectra characterization at SiC / SiO 2 interface using XPS ··· 67

[Figure 2.2.3-1] Impurity doping High-temperature heat treatment Capping test Sample (A), (B) ··· 68

[Figure 2.2.3-2] Capping test results of impurity doping at high temperature (A: RP < 4um, B: PR > 4um) ··· 69

[Figure 2.2.4-1] Photoresist coating process (on Si, on SiC) ··· 70

[Figure 2.2.4-2] Fine pattern resolution capability (on SiC) ··· 71

[Figure 2.2.4-3] Fine pattern resolution capability (on SiC) ··· 71

[Figure 2.2.4-4] Alignment result between mask layers ··· 72

[Figure 2.2.5-1] Channel self-alignment test flow chart ··· 74

[Figure 2.2.5-2] Sample T1 Experiment SEM Results ··· 75

[Figure 2.2.5-3] Sample T3 Experiment SEM results ··· 75

[Figure 2.2.6-1] TLM pattern shape implemented on SiC scrap wafer ··· 77

[Figure 2.3.1-1] Planar type/trench type production concept and process flow in 6-inch wafer ··· 81

[Figure 2.3.1-2] 6-inch Wafer picture and microscope images of fabricated trench diodes ··· 82

[Figure 2.3.1-3] SEM cross-sectional image of fabricated trench diode main cell area ··· 83

[Figure 2.3.1-4] SEM cross-sectional image of fabricated trench diode periphery area and edge termination ··· 83

[Figure 2.3.1-5] Breakdown voltage of planar and trench diodes ··· 84 [Figure 2.3.1-6] Reverse and forward characteristics of planar and trench

(22)

diodes ··· 85 [Figure 2.3.1-7] Package assembly of SiC diode (TO-3PN) ··· 85 [Figure 2.3.1-8] Reverse I-V characteristics of packaged diodes ··· 86 [Figure 2.3.1-9] Forward I-V characteristics of packaged diodes ··· 87 [Figure 2.3.1-10] Forward voltage drop at various temperatures ··· 88 [Figure 2.3.1-11] Reverse Recovery measurement circuit diagram and

measurement waveform analysis ··· 89 [Figure 2.3.1-12] Measurement results of reverse recovery ··· 90 [Figure 2.3.2-1] SiC planar MOSFET cross-section and process flow ··· 92 [Figure 2.3.2-2] SiC MOSFET 6-inch prototype wafer ··· 93 [Figure 2.3.2-3] SiC planar MOSFET unit cell SEM image ··· 93 [Figure 2.3.2-4] SiC planar MOSFET Gate Oxide SEM image ··· 94 [Figure 2.3.2-5] SiC trench MOSFET process flow ··· 96 [Figure 2.3.2-6] Breakdown voltage of 70A SiC MOSFETs ··· 98 [Figure 2.3.2-7] Threshold voltage and gate oxide breakdown characteristics of 70A SiC MOSFETs ··· 99 [Figure 2.3.2-8] Current capability of on-resistance characteristics of 70A SiC MOSFETs ··· 100 [Figure 2.3.2-9] Breakdown voltage of 70A SiC trench MOSFETs ··· 101 [Figure 2.3.2-10] Threshold voltage of 70A SiC trench MOSFETs ··· 101 [Figure 2.3.2-11] Current capability of on-resistance characteristics of 70A

SiC trench MOSFETs ··· 102 [Figure 2.3.2-12] Comparison of threshold voltage and gate oxide breakdown

characteristics with manufactured devices ··· 103 [Figure 2.3.2-13] Comparison of on-resistance ··· 104 [Figure 2.3.2-14] Transfer, mobility, ouput characteristics of Lateral

MOSFET (width = 50um, length = 2um) ··· 105 [Figure 2.3.2-15] Transfer, mobility, ouput characteristics of Lateral

MOSFET (width = 50um, length = 50um) ··· 106 [Figure 2.3.2-16] Package assembly of SiC MOSFET device (TO-3PN) ··· 107 [Figure 2.3.2-17] Breakdown voltage of packaged SiC-MOSFET ··· 108

(23)

[Figure 2.3.2-18] Transfer characteristics of packaged SiC-MOSFET ··· 109 [Figure 2.3.2-19] #C02 SiC-MOSFET transfer characteristics at temperature

(25℃,150℃) ··· 109 [Figure 2.3.2-20] Output characteristics of packaged SiC-MOSFET ··· 110 [Figure 2.3.2-21] #C02 SiC-MOSFET output characteristics at temperature

(25℃,150℃) ··· 111 [Figure 2.3.2-22] Performance of on-Resistance ··· 111 [Figure 2.3.2-23] Turn-on/off switching loss measurement circuit diagram and

measurement waveform analysis ··· 113 [Figure 2.3.2-24] Measurement results of turn-on/off switching loss ··· 114 [Figure 2.4-1] Design Window of ESD Protection Circuit ··· 115 [Figure 2.4-2] SiC-based general GGNMOS structure ··· 116 [Figure 2.4-3] BFNMOS: MOSFET-based ESD protection circuit-1 ··· 117 [Figure 2.4-4] GFNMOS: MOSFET-based ESD protection circuit-2 ··· 117 [Figure 2.4-5] GBFNMOS: MOSFET-based ESD protection circuit-3 ··· 118 [Figure 2.4-6] STNMOS: MOSFET-based ESD protection circuit-4 ··· 118 [Figure 2.4-7] SiC based GGNMOS TLP measurement results ··· 119 [Figure 2.4-8] GFNMOS: MOSFET-based ESD protection circuit TLP measurement

results ··· 120 [Figure 2.4-9] BFNMOS: MOSFET-based ESD protection circuit TLP measurement

results ··· 120 [Figure 2.4-10] GBFNMOS: MOSFET-based ESD protection circuit TLP measurement

results ··· 121 [Figure 2.4-11] STNMOS: MOSFET-based ESD protection circuit TLP measurement results ··· 122 [Figure 2.4-12] GSTNMOS: MOSFET-based ESD protection circuit TLP measurement

(24)

표 목차

[표 2.2.1-1] SiC 기판 트렌치 식각 기술 및 트렌치 게이트 산화막 형성 연구목표 및 연구결과 ··· 57 [표 2.2.2-1] 각 공정 조건에 따른 절연막 두께 및 정전 용량 값 ··· 60 [표 2.2.2-2] 게이트 절연막 실험의 결과 요약 ··· 62 [표 2.2.6-1] 1차 오믹 접촉 형성 실험 측정결과 ··· 78 [표 2.2.6-2] 1차 및 2차 오믹 접촉 형성 실험 분할 조건 ··· 79 [표 2.2.6-3] 2차 오믹 접촉 형성 실험 결과 ··· 79

(25)

그림 목차

[그림 1-1] Si 전력소자와 SiC 전력소자의 성능비교 ··· 4 [그림 2.1.1-1] TCAD 시뮬레이션에 사용 된 Schottky Barrier Diode 구조 ··· 9 [그림 2.1.1-2] 시뮬레이션 된 N-Drift 도핑 별 Electric Field 분포와 Forward

Voltage 특성 ··· 9 [그림 2.1.1-3] 80%, 100%의 Critical Electric Field (EC)일 때 1700~1800V

항복전압을 만족하는 N-Drift 조건 MATLAB 시뮬레이션 결과 ··· 11 [그림 2.1.1-4] N-Drift 조건 (농도: 3.5E15/cm3, 두께: 15um)일 때의 Planar 및 Cylindrical Junction의 항복전압 특성 ··· 12 [그림 2.1.1-5] Single Zone JTE의 구조 및 JTE도핑농도에 따른 항복전압 ··· 13 [그림 2.1.1-6] Floating Guard Ring Assisted Single Zone JTE의 구조 ··· 14 [그림 2.1.1-7] Floating Guard Ring Assisted Single Zone JTE의 구조의 JTE도핑

농도에 따른 항복전압 ··· 14 [그림 2.1.1-8] Floating Guard Ring Assisted Single Zone JTE의 구조의 L값에

대한 Electric Field 분포 ··· 15 [그림 2.1.1-9] Single Zone JTE와 Floating Guard Ring Assisted Single Zone

JTE의 구조의 JTE도핑 농도에 따른 항복전압 ··· 16 [그림 2.1.1-10] SMJTE (Space Modulated JTE)의 구조 및 설계 변수 ··· 17 [그림 2.1.1-11] SMJTE (Space Modulated JTE) 구조의 JTE도핑 농도에 따른

항복전압 및 Single Zone JTE 특성과의 비교 ··· 17 [그림 2.1.1-12] FG-SMJTE (Floating Guard Ring Assisted Space Modulated

JTE)의 구조 및 설계 변수 ··· 18 [그림 2.1.1-13] FG-SMJTE (Floating Guard Ring Assisted Space Modulated

JTE)의 구조의 도핑별 항복전압 및 다른 구조와의 비교 ··· 18 [그림 2.1.1-14] Floating Field Ring 구조 ··· 19 [그림 2.1.1-15] Edge Termination 시뮬레이션을 위한 이온주입 조건 ··· 19 [그림 2.1.1-16] FG-SMJTE 구조와 Floating Field Ring (Ring 20개) 구조의

시뮬레이션 비교 결과 ··· 20 [그림 2.1.1-17] 20개의 Ring을 갖는 Floating Field Ring의 Electric field

(26)

Distribution ··· 21 [그림 2.1.1-18] SiC Diode 소자 구조 ··· 22 [그림 2.1.1-19] Planar 및 Trench Diode의 역방향 특성 시뮬레이션 결과 ··· 23 [그림 2.1.1-20] Planar 및 Trench Diode의 Forward 특성 시뮬레이션 결과 ··· 25 [그림 2.1.1-21] 70A급 소자의 Schottky 면적 최적화를 위한 Simulation Curve

Fitting ··· 25 [그림 2.1.1-22] 70A급 SiC Planar/Trench 다이오드 소자의 순방향 특성

시뮬레이션 결과 ··· 26 [그림 2.1.1-23] 1700V/70A급 다이오드 및 Mask Layer 정보 ··· 27 [그림 2.1.1-24] 1700V/70A SiC Trench Diode의 Main Cell 영역의 상세 설계도 ··· 28 [그림 2.1.1-25] Periphery 영역의 상세 설계도 ··· 28 [그림 2.1.1-26] Edge Termination영역의 상세 설계도 ··· 29 [그림 2.1.1-27] Contact, Metal, PAD Layer의 상세 설계도 ··· 29 [그림 2.1.1-28] 1700V/70A SiC Trench Diode 최종 단면 구조 ··· 30 [그림 2.1.2-1] SiC Planar MOSFET 소자 Half Pitch 단면 구조 ··· 31 [그림 2.1.2-2] SiC Planar MOSFET 소자의 채널길이에 따른 전기적 특성 ··· 32 [그림 2.1.2-3] SiC Planar MOSFET 소자의 JFET길이에 따른 전기적 특성 ··· 33 [그림 2.1.2-4] SiC Planar MOSFET 소자의 P-Body Doping Profile ··· 34 [그림 2.1.2-5] 시뮬레이션 된 SiC Planar MOSFET 소자의 P-Body Doping Profile ··· 34 [그림 2.1.2-6] 설정 된 P-Body조건에 따른 MOSFET 전기적 특성 ··· 35 [그림 2.1.2-7] 시뮬레이션 된 NSD/PSD 이온주입 Profile ··· 36 [그림 2.1.2-8] P-Body/NSD/PSD 이온주입 Profile ··· 37 [그림 2.1.2-9] P-Body/NSD/PSD 이온주입 조건 ··· 37 [그림 2.1.2-10] SiC Trench MOSFET 소자 Half Pitch 단면 구조 ··· 38 [그림 2.1.2-11] SiC Trench MOSFET 소자의 시뮬레이션을 위한 공정 및 설계조건 ··· 39 [그림 2.1.2-12] SiC Trench MOSFET 소자의 P-Body 농도에 따른 VTH 변화 ··· 40 [그림 2.1.2-13] Trench MOSFET의 Electric Field Distribution ··· 41 [그림 2.1.2-14] SiC Trench MOSFET의 Cell Pitch에 따른 전기적 특성 (실선:

(27)

Output, 점선: On-Resistance) ··· 42 [그림 2.1.2-15] 시뮬레이션 된 SiC Trench MOSFET 소자의 P-Body Doping Profile ··· 43 [그림 2.1.2-16] 시뮬레이션 된 SiC Trench MOSFET 소자의 전기적 특성 ··· 43 [그림 2.1.2-17] P-Body/NSD/PSD 이온주입 Profile ··· 44 [그림 2.1.2-18] 1700V/70A급 Planar MOSFET 및 Mask Layer ··· 45 [그림 2.1.2-19] 1700V/70A급 MOSFET의 Layout 상세 도면 ··· 46 [그림 2.1.2-20] 1700V/70A급 Planar MOSFET소자의 단위 셀 구조 ··· 47 [그림 2.1.2-21] 1700V/70A급 Trench MOSFET 및 Mask Layer 48

[그림 2.1.2-22] 1700V/70A급 MOSFET의 Layout 상세도면 및 단면 ··· 49 [그림 2.1.2-23] Trench MOSFET소자의 단위 셀 구조 ··· 50 [그림 2.2.1-1] SiC기반 얼라인 키 식각 및 트렌치 식각을 위한 단면구조 ··· 53 [그림 2.2.1-2] SiC 기판 위에 얼라인 키 형성 표면사진 ··· 54 [그림 2.2.1-3] SiC 기판을 이용한 트렌치 식각후 각도 ··· 54 [그림 2.2.1-4] SiC 기판 트렌치 식각후 깊이측정 ··· 56 [그림 2.2.1-5] 트렌치 식각후 트렌치 게이트 산화막 형성 단면사진 ··· 56 [그림 2.2.2-1] 각 샘플에 대한 공정조건 모식도 ··· 59 [그림 2.2.2-2] High frequency에서 측정된 일반화된 C-V curve ··· 61 [그림 2.2.2-3] Conduction band edge (0eV) 아래의 0.1~0.6eV 범위를 high-low

방법으로 측정된 interface trap density (Dit) ··· 63 [그림 2.2.2-4] 각각 산화 방법에 따른 Effective oxide charge(Qeff)와 계면

트랩 밀도 (Dit) ··· 65 [그림 2.2.2-5] 전계로 표현된 게이트 절연막 항복전압 특성 ··· 65 [그림 2.2.2-6] XPS를 이용한 SiC/SiO2 계면에서의 C 1s spectra 특성 분석 ···· 67 [그림 2.2.3-1] 불순물 Doping 고온열처리 Capping 실험샘플 (A), (B) ··· 68 [그림 2.2.3-2] 불순물 Doping 고온열처리 Capping 실험결과 (A; PR <4um), (B;

PR >4um) ··· 69 [그림 2.2.4-1] 감광막 도포 공정실험 결과(on Si, on SiC) ··· 70 [그림 2.2.4-2] SiC 미세패턴 해상 능력 ··· 71 [그림 2.2.4-3] SiC 미세패턴 해상 능력 ··· 71 [그림 2.2.4-4] Mask layer간 정렬 결과 ··· 72

(28)

[그림 2.2.5-1] 채널 자기정렬 실험 흐름도 ··· 74 [그림 2.2.5-2] 샘플 T1 실험 SEM 결과 ··· 75 [그림 2.2.5-3] 샘플 T3 실험 SEM 결과 ··· 75 [그림 2.2.6-1] SiC 조각 웨이퍼에 구현된 TLM 패턴 형상 ··· 77 [그림 2.3.1-1] 6인치 Wafer내의 Planar형/Trench형 제작 개념도 및 공정흐름도 ··· 81 [그림 2.3.1-2] 제작 된 Trench 다이오드의 Wafer 사진 및 Microscope 사진 ···· 82 [그림 2.3.1-3] 제작 된 Trench 다이오드 Main Cell영역의 SEM 단면 사진 ··· 83 [그림 2.3.1-4] 제작 된 Trench 다이오드 Periphery영역과 Edge Termination의

SEM 단면 사진 ··· 83 [그림 2.3.1-5] Planar 및 Trench Diode의 항복전압 특성 ··· 84 [그림 2.3.1-6] Planar 및 Trench Diode의 역방향 및 순방향 특성 ··· 85 [그림 2.3.1-7] SiC Main Diode소자 (Planar, Trench)의 Package 조립 (TO-3PN) ··· 85 [그림 2.3.1-8] Package된 다이오드의 Reverse I-V 특성 ··· 86 [그림 2.3.1-9] Package된 다이오드의 Forward Voltage Drop 특성 ··· 87 [그림 2.3.1-10] 다양한 온도 (RT, 75℃, 125℃, 175℃)에서의 순방향 전압 강하

··· 88 [그림 2.3.1-11] Reverse Recovery 측정 회로도 및 측정 파형 분석 ··· 89 [그림 2.3.1-12] Reverse Recovery 측정 결과 ··· 90 [그림 2.3.2-1] SiC Planar MOSFET 단면도 및 제조 공정 흐름도 ··· 92 [그림 2.3.2-2] MOSFET 6인치 시제품 Wafer ··· 93 [그림 2.3.2-3] SiC Planar MOSFET Unit Cell 단면 SEM 사진 ··· 93 [그림 2.3.2-4] SiC Planar MOSFET Gate 산화막 측정 SEM 사진 ··· 94 [그림 2.3.2-5] SiC Trench MOSFET 제조 공정 흐름도 ··· 96 [그림 2.3.2-6] Wafer별 70A SiC MOSFET 항복전압 특성 ··· 98 [그림 2.3.2-7] Wafer별 70A SiC MOSFET 문턱전압 및 게이트 산화막 항복특성 ··· 99 [그림 2.3.2-8] Wafer별 70A SiC MOSFET 전류특성 및 온저항 ··· 100 [그림 2.3.2-9] 70A SiC Trench MOSFET 항복전압 특성 ··· 101 [그림 2.3.2-10] 70A SiC Trench MOSFET 문턱전압 ··· 101

(29)

[그림 2.3.2-11] Wafer별 70A SiC MOSFET 전류특성 및 온저항 ··· 102 [그림 2.3.2-12] 기 개발 된 제작소자와의 문턱전압 및 게이트 산화막 항복특성

비교 ··· 103 [그림 2.3.2-13] 기 제작소자와의 온저항 비교 ··· 104 [그림 2.3.2-14] Width=50um, Length=2um Lateral MOSFET의 Transfer, Mobility, Ouput 특성 ··· 105 [그림 2.3.2-15] Width=50um, Length=50um Lateral MOSFET의 Transfer, Mobility,

Ouput 특성 ··· 106 [그림 2.3.2-16] SiC MOSFET 소자의 Package 조립 (TO-3PN) ··· 107 [그림 2.3.2-17] Package된 SiC-MOSFET의 Forward Blocking 특성 ··· 108 [그림 2.3.2-18] Package된 SiC-MOSFET의 Transfer 특성 ··· 109 [그림 2.3.2-19] #C02 SiC-MOSFET의 온도에 따른 Transfer특성 (25℃,150℃) 109 [그림 2.3.2-20] Package된 SiC-MOSFET의 Output 특성 ··· 110 [그림 2.3.2-21] #C02 SiC-MOSFET의 온도에 따른 Output 특성 (25℃,150℃) ·· 111 [그림 2.3.2-22] On-Resistance 특성 ··· 111 [그림 2.3.2-23] Turn-on/off Switching Loss 측정 회로도 및 측정파형 분석 113 [그림 2.3.2-24] Turn-on/off Switching Loss 측정결과 ··· 114 [그림 2.4-1] ESD 보호회로의 Design Window ··· 115 [그림 2.4-2] SiC 기반 일반적인 GGNMOS 구조 ··· 116 [그림 2.4-3] BFNMOS: MOSFET 기반 ESD 보호회로-1 ··· 117 [그림 2.4-4] GFNMOS: MOSFET 기반 ESD 보호회로-2 ··· 117 [그림 2.4-5] GBFNMOS: MOSFET 기반 ESD 보호회로-3 ··· 118 [그림 2.4-6] STNMOS: MOSFET 기반 ESD 보호회로-4 ··· 118 [그림 2.4-7] SiC 기반 GGNMOS TLP 측정 결과 ··· 119 [그림 2.4-8] GFNMOS: MOSFET 기반 ESD 보호회로 TLP 측정 결과 ··· 120 [그림 2.4-9] BFNMOS: MOSFET 기반 ESD 보호회로 TLP 측정 결과 ··· 120 [그림 2.4-10] GBFNMOS: MOSFET 기반 ESD 보호회로 TLP 측정 결과 ··· 121 [그림 2.4-11] STNMOS: MOSFET 기반 ESD 보호회로 TLP 측정 결과 ··· 122 [그림 2.4-12] GSTNMOS: MOSFET 기반 ESD 보호회로 TLP 측정 결과 ··· 123

(30)

목 차

제1장 서 론 ·

·

2 제1절 연구의 목적 및 중요성 ·

·

2 제2절 연구의 목표 및 내용 ·

·

6 제2장 본 론 ·

·

8 제1절 SiC 전력소자 시뮬레이션 및 설계기술 개발 ·

·

8 1. SiC 트렌치 다이오드 시뮬레이션 및 설계기술 개발 ·

·

8 2. SiC 트렌치 MOSFET 시뮬레이션 및 설계기술 개발 ·

·

30 제2절 SiC 전력소자 핵심 공정기술 개발 ·

·

51 1. 트렌치 식각 및 게이트 형성기술 개발 ·

·

51 2. 게이트산화막 성장 및 계면 특성 향상기술 개발 ·

·

57 3. 불순물 도핑 및 PN 접합 형성기술 개발 ·

·

67 4. 미세패턴 형성기술 개발 ·

·

69 5. MOSFET 채널 자기정렬기술 개발 ·

·

73 6. 오믹접촉 형성기술 개발 ·

·

76 제3절 SiC 전력소자 제작 및 특성 평가 기술 개발 ·

·

81 1. SiC 트렌치 다이오드 제작 및 특성평가 ·

·

81 2. SiC 트렌치 MOSFET 제작 및 특성평가 ·

·

91 제4절 SiC 전력소자 ESD 보호회로 기술 개발 ·

·

115 제3장 결 론 ·

·

124

(31)

제 1 장 서 론

제1절 연구의 목적 및 중요성

1. 연구의 목적 및 중요성 에너지 사용량의 폭발적인 증가로 2040년 에너지 소비량은 2010년 대비 50% 이 상 증가할 것으로 예측되어 환경규제에 따른 전기에너지 이용이 독려되고 있으며, 이를 해결하기 위한 방안으로 신재생에너지의 사용과 에너지의 효율적인 이용, 특 히 전기에너지의 효율적인 이용이 절실한 실정이다. 현재 전력소자의 대부분을 차 지하고 있는 실리콘 전력소자는 낮은 동작온도, 낮은 전류 밀도, 높은 온-저항, 느린 동작속도에 따른 높은 손실로 성능의 한계에 도달함에 따라 새로운 물질의 차세대 전력반도체로 각광 받고 있는 실리콘카바이드(SiC)는 실리콘보다 넓은 에 너지 밴드 폭과 높은 절연파괴전계 특성, 빠른 포화전자속도 및 우수한 열전도도 등의 물리적인 특성을 가지고 있어 차세대 전력반도체소자로서의 우수한 재료특성 을 가진다. 우수한 재료의 특성을 가지 실리콘카바이드는 친환경 및 에너지 절감 이슈로 에너지 절감용 SiC 전력소자 개발정책이 확대되고 있으며, 특히 본 연구를 통하여 전기자동차 및 신재생 발전, 태양광 발전시스템용 인버터 분야에 빠르게 적 용될 수 있는 1700V, 70A급의 고효율 SIC 기반 트렌치형 차세대 전력소자 핵심기술 개발하고자 하고자 한다. 가. 기술수요

○ SiC 기판의 대구경화로 6인치 SiC가 상용화되고 SiC 기반 전력소자의 가격 경쟁력이 높아질 것으로 예상됨에 따라, SiC 전력소자에 대한 연구 개발

(32)

및 상용화가 선진국을 중심으로 활발하게 진행되고 있음. ○ SiC 전력반도체의 경우 2016년부터 2020년까지 년평균 39%의 높은 시장성 장이 예상되고 있으며, 전기자동차(HEV/EV), 태양광 발전시스템용 인버터 등의 시장에서 1200V~1700V급 SiC 전력반도체가 빠르게 적용될 것으로 예 상되며, 이에 대한 국산화는 10% 미만이며 기술수준 또한 선진국의 50%에 불과할 정도로 취약함. ○ 이러한 SiC 전력반도체 시장이 급성장하고 있는 SiC 전력반도체 시장에 능 동적으로 대처하고 에너지 절감과 환경규제 이슈를 해결하기 위해서는 SiC 기반의 고효율 전력반도체의 개발 및 국산화가 시급함. 나. 산업동향 및 시장 기술수요 ○ 에너지 사용량의 폭발적인 증가로 2040년 에너지 소비량은 2010년 대비 50% 이상 증가할 것으로 예측되어 환경규제에 따른 전기에너지 이용이 독 려되고 있으며, 2013년 기후변화 총회(COP19)에서 2050년까지 CO2 배출량 을 50% 이하로 감소시키기로 결의함 ○ 이를 해결하기 위한 방안으로 신재생에너지의 사용과 에너지의 효율적인 이용, 특히 전기에너지의 효율적인 이용이 절실한 실정임. ○ 이에 따라 가전뿐만 아니라, 전기자동차, 철도, 전력 인프라 등 모든 분야 에서 전력변환시스템의 전력손실을 줄이기 위한 고효율/저손실의 절전형 차세대 전력소자 개발이 절대적으로 필요함. ○ 현재 전력소자의 대부분을 차지하고 있는 실리콘 전력소자는 낮은 동작온 도, 낮은 전류 밀도, 높은 온-저항, 느린 동작속도에 따른 높은 손실로 성 능의 한계에 도달함.

(33)

서의 물성이 뛰어나 SiC 기반의 차세대 고효율 전력소자의 개발 및 상용화 가 절실함. ○ SiC는 실리콘보다 넓은 에너지 밴드폭(×3), 높은 절연파괴전계(×10), 빠 른 포화전자속도(×2) 및 우수한 열전도도(×3) 등 전력반도체소자로서의 우수한 재료특성을 가짐. - SiC 재료를 이용한 전력소자는 기존 실리콘 전력소자에 비해 같은 항복 전압소자에 있어서 온-전압을 1/200로 감소시켜 전력손실을 줄일 수 있 고, 다수 캐리어 특성으로 속도가 빨라 스위칭 손실을 1/3로 감소시킬 수 있음. - 특히, 고온에서의 소자 안정성이 우수하고, 수직형 소자의 제작이 가능 하기 때문에 전류 밀도를 증가시킬 수 있어 칩의 면적을 절반이하로 줄일 수 있음. [그림 1.1] Si 전력소자와 SiC 전력소자의 성능비교 ○ SiC 전력소자는 전력변환시스템의 효율향상 뿐만 아니라 시스템의 수동소 자 부품과 냉각시스템을 소형·경량화 시킬 수 있어 시스템의 가격을 낮 고 신뢰성을 향상시킬 수 있음.

(34)

○ 또한, 고온과 극한 환경에서 동작해야 하는 전기자동차용 전력소자 및 우 주·군수용 전자소자의 경우 고온 신뢰성이 우수한 SiC 전력소자의 채택이 필수 불가결할 것으로 예상됨.

○ SiC 기판의 대구경화로 6인치 SiC가 상용화되고 SiC 기반 전력소자의 가격 경쟁력이 높아질 것으로 예상됨에 따라, 6인치 SiC 전력소자에 대한 연구 개발 및 상용화가 선진국을 중심으로 활발하게 진행되고 있음

(35)

제2절 연구의 목표 및 내용

1. 연구의 목표 및 내용

가. 연구개발 목표

1) SiC 기반 차세대 전력소자 개발을 위한 핵심공정 최적화 (Trench 게이트 형성기술, SiC-게이트절연막 계면특성 향상 기술, Buried Channel 형성 기 술), Trench형 SiC 전력소자 설계 최적화, 1700V/70A급 Trench형 SiC MOSFET 및 Diode 전력소자 개발

- Trench형 SiC 다이오드 목표 특성 : 항복전압 > 1700V, 순방향 전류 > 70A, 순방향 전압 < 1.7V (@50A)

- Trench형 SiC MOSFET 목표 특성 : 항복전압 > 1700V, 순방향 전류 > 70A, 턴온 비저항 20 mΩcm2, Switching Energy Loss (Eon/Eoff) 5.0mJ/1.0mJ (@50A)

나. 연구개발내용

1) SiC 전력소자 시뮬레이션 및 설계

- 1700V급 Trench형 SiC 다이오드 및 MOSFET 설계 최적화

- 트렌치 구조/공정 조건에 따른 SiC 전력소자 특성 Data Base 구축, 최적 소자 구조 및 공정조건 도출

2) SiC 전력소자 제작을 위한 핵심공정 기술 최적화

- SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 기술 개선: Trench Depth : 4㎛, Trench Angle : 88o

(36)

- Trench 게이트 형성 기술 개발: Trench Side/Bottom 산화막 두께 : 100nm/300nm

- 게이트절연막 계면특성 향상기술 최적화:Interface Trap Density(Dit) :< 1x1012 cm-2

- Ohmic 접촉 형성 기술, PN 접합 형성 기술 등 최적화 - SiC MOSFET 채널 자기정렬기술 최적화

3) SiC 전력소자 제작 및 평가

- Trench형 SiC Diode 제작 및 특성 평가: 항복전압 > 1700V, 순방향 전류 > 70A, 순방향 전압 < 1.7V (70A)

- SiC MOSFET 제작 및 특성 평가: 항복전압 > 1700V, 순방향 전류 > 70A, 턴온 비저항 < 20mΩcm2

- SiC 전력소자의 패키지 레벨 정특성/동특성 평가: Switching Energy Loss (Eon/Eoff) < 5.0mJ/1.0mJ (@50A)

(37)

제 2 장 본 론

제1절 SiC 전력소자 시뮬레이션 및 설계 기술 개발

1. SiC 트렌치 다이오드 시뮬레이션 및 설계 기술 개발

1.1 TCAD 시뮬레이션 환경 구축 및 기판 조건 설정

TCAD란 Technology Computer-Aided Design의 약어로 반도체 소자의 공정 기술 및 소자기술 개발에 앞서 수행하는 컴퓨터 시뮬레이션으로 전력소자 개발에 있어 서 공정 조건 Set-up 및 소자특성을 예측 평가하기 위해 많이 사용되고 있다. 전 력소자 응용분야 관련 TCAD 시뮬레이션은 지금까지 실리콘 기판 기반 전력반도체 소자가 대다수를 차지하고 있었으나, 근래에 우수한 물성적 특성을 갖는 전력소자 의 원재료로 SiC (Silicon Carbide) 물질이 주목을 받기 시작하면서 TCAD 시뮬레 이션 분야에서도 SiC기판을 이용하여 시뮬레이션이 진행 되고 있다. 따라서, SiC 소자 개발을 위해 Synopsys Sentaurus TCAD 툴을 이용하여 환경을 구축하고 이를 기반으로 소자 개발을 진행하였다. [그림 2.1.1-1]은 TCAD 시뮬레이션에 사용 된 구조와 N-Drift영역의 도핑농도에 따른 이론적인 항복전압 (식 1)과 시뮬레이션 된 항복전압이 비교 된 그래프이다. TCAD 시뮬레이션 구조는 Schottky Barrier Diode를 기반으로 N+ Substrate 위에 10um 두께의 N- Epitaxial Layer (N-Drift) 가 있는 4H-SiC 기판에 Top에는 Schottky Metal을 Bottom에는 Ohmic Metal을 형성 하여 Schottky Barrier Diode 구조를 형성하였다.



_{ }

 ×  ×



_



_

×



_ ,



_

_{ }

  log



_

× 



 







 (1)

(38)

[그림 2.1.1-1] TCAD 시뮬레이션에 사용 된 Schottky Barrier Diode 구조

[그림 2.1.1-2] 시뮬레이션 된 N-Drift 도핑 별 Electric Field 분포와 Forward Voltage 특성

(39)

시뮬레이션 된 항복전압은 일정하게 증가하다가 약 5E15cm-3도핑영역부터 항복전 압이 Saturation되기 시작한다. 이는 공핍영역이 N+ Substrate영역에 맞닿아 Punch-Through 항복이 일어나기 때문이다. [그림 3.1.1-2] Punch-Through 항복영 역을 제외하고 나머지 영역은 이론적인 값과 시뮬레이션 값은 대략 20%정도 차이 가 발생함을 알 수 있었다. 이로써, 구축 된 TCAD 시뮬레이션은 4H-SiC기판 기반 전력소자의 특성을 도출해 낼 수 있고, 정확한 수치적인 해석은 어렵지만 시뮬레 이션 그래프를 이용하여 소자의 특성에 대한 경향성을 분석 할 수 있고, 또한 시 뮬레이션 결과 구조 파일을 이용하여 특성 분석이 가능할 것으로 판단된다. SiC Diode 소자의 설계 및 제작을 위해 기본적으로 과제목표로 설정 된 항복전압 (Breakdown Voltage: >1700V)을 만족하는 N-Drift (N-Epitaxial Layer)의 농도와 두께에 대한 정보가 필요하다. 따라서, 항복전압을 나타내는 수식을 기반으로 MATLAB 전산모사를 통해 1D 시뮬레이션을 진행하여 1700V이상의 항복전압을 갖는 N-Drift 조건을 설정하였다. MATLAB 시뮬레이션 결과는 [그림 2.1.1-3]에 나타내 었다. Critical Electric Field(Ec)를 100%로 가정 했을 때 항복전압 1700~1800V 를 만족하기 위한 N-Drift 조건은 두께: 10um, 농도: 8E15~9E15/cm3 이다. 이 조 건은 가장 이상적인 값으로 Depletion Region의 Curvature가 없는 Planar Junction 일 때의 조건이라 할 수 있다. 그러나 실제 제작 된 전력소자의 경우, 대다수가 Edge Termination 영역에서 항복특성이 나타나기 때문에 이상적인 값으 로는 만족할 만한 N-Drift 조건으로 설정 할 수 없다. 따라서 Edge Termination에 의해 결정될 수 있는 조건인 Critical Electric Field를 80%로 수정하여 N-Drift 조건을 설정하였다 (Edge Termination의 항복전압은 일반적으로 Planar Junction 의 80%). Edge Termination에서 항복특성이 나타난다고 가정하였을 때의 항복전압 1700~1800V를 만족하기 위한 N-Epi 조건은 두께 약 ~10여um, 농도는 약 ~E15/cm3 이다. 본 기술개발에서는 공정수행에서 발생하는 결함에 의한 Breakdown 저하를 추가로 감안하여 에피 두께와 농도를 설정하여 항복전압이 1700V급 SiC 전력소자 를 개발하고자 한다.

(40)

(a) EC=100%(PlanarJunction) (b) EC=80%(EdgeTermination)

(c) 사용 된 수식

[그림 2.1.1-3] 80%, 100%의 Critical Electric Field (EC)일 때 1700~1800V 항복전압을 만족하는 N-Drift 조건 MATLAB 시뮬레이션 결과

MATLAB 시뮬레이션 결과로 추출 된 N-Drift 조건을 이용하여 TCAD 2D 시뮬레이 션을 진행하여 Planar Junction일때와 Edge Termination이 없는 Cylindrical Junction의 항복 특성을 확인하였다. 전술한 바와 같이 설계 Margin을 고려하여 N-Epi 조건은 농도 3.5E15/cm3, 두께는 15um로 설정하여 시뮬레이션을 진행하였 다. [그림 2.1.1-4]에 나타낸 것과 같이, Planar Junction의 경우 2819V의 항복전

(41)

압, Cylindrical Junction 일 때는 217.8V의 항복전압 특성을 나타내었다. 따라서 개발되어야 할 소자의 항복전압을 만족하기 위해 Edge Termination은 필수로 설계 가 되어야 하고, N-Epi 조건은 Margin을 고려하여 에피 농도와 에피 두께를 설정 하는 것이 타당할 것이다.

(a) Cylindrical Junction (b) 항복전압 그래프 [그림 2.1.1-4] N-Drift 조건 일 때의 Planar 및 Cylindrical Junction의

항복전압 특성

1.2 1700V급 SiC 전력소자용 가드링 시뮬레이션

전력소자에서 원하는 내압을 얻기 위해서는 Junction의 Edge에서 발생되는 전계 집중 (Electric Field Crowding)을 줄이는 방법이 필요하다. 이러한 전계집중을 줄일 수 있는 방법은 가드링 또는 Edge Termination기술이다. Schottky 다이오드 의 Junction의 Edge에서 발생되는 전계는 가드링을 통해 분산 시킬 수 있고, 이로 인해 전계가 고르게 분포하게 되어 원하는 항복전압을 얻을 수 있다. 따라서, 설 정 된 N-Drift (N-Epitaxial Layer)의 농도와 두께를 이용하여 1700V이상의 항복 전압을 얻기 위해 시뮬레이션을 진행하였다. 시뮬레이션 시 N-Drift 조건은 위에 서 설정 된 3.5E15/cm-3의 농도, 15um 에피 두께, 1um Field 산화막의 두께를 사

(42)

용하였다.

가장 일반적으로 많이 사용되는 구조는 Single Zone JTE (Junction Termination Extension) 기술로 항복현상이 발생하는 전압 조건에서 depletion된 N-drift영역 의 전하량과 균형을 맞추는 P-type dopant영역을 Schottky Edge영역에 충분한 길 이(일반적으로 N-drift 두께의 3~5배)로 형성하여 측면 방향으로의 depletion 영 역을 확장시킴으로써 전계를 완화시키는 방법이다. [그림 2.1.1-5]에 75um (Epi 두께의 5배)의 JTE의 길이를 갖는 Single Zone JTE 구조와 각각의 도핑농도에 따 른 항복전압특성을 나타내었다. Planar 항복전압이 2819V [그림 2.1.1-4참고] 로 나타났을 때, 약 90%의 항복전압 특성이 나타나는 도핑영역은 1.1E17/cm3 ~ 1.5E17/cm3 영역으로 나타났고, 그 외 영역에서는 굉장히 낮은 항복전압 특성이 나타났다. 높은 항복전압특성을 갖는 영역이 좁기 때문에 정밀한 공정제어를 통한 JTE도핑농도가 필요하며, 이에 따른 이온주입 Dose가 최적화 되어야 원하는 항복 전압을 얻을 수 있다.

(a) Single Zone JTE 구조 (b) JTE도핑농도에 따른 항복전압 [그림 2.1.1-5] Single Zone JTE의 구조 및 JTE도핑농도에 따른 항복전압

[그림 2.1.1-6]은 Single Zone JTE 안에 Floating P+ 가드링이 삽입 되어 있는 Floating Guard Ring Assisted Single Zone JTE 구조를 나타내었다. 이 구조는 Sinlge Zone JTE 내에 발생 되는 Electric Field를 Floating Guard Ring이 분산을 시켜 낮은 JTE도핑에서 높은 항복전압을 얻기 위한 기술이다.

(43)

(a) Floating Guard Ring Type (b) Single Zone Type [그림 2.1.1-6] Floating Guard Ring Assisted Single Zone JTE의 구조

[그림 2.1.1-7] Floating Guard Ring Assisted Single Zone JTE의 구조의 JTE도핑 농도에 따른 항복전압

Floating Guard Ring Assisted Single Zone JTE는 2가지 구조로 나뉘어 시뮬레 이션을 진행하였다. 첫 번째 구조는 Single Zone JTE 안에 Floating Guard Ring이 있는 구조로 3um의 동일한 Ring 사이즈와 8um의 Ring 폭을 갖고 있고, Ring 개수 를 여러 개로 변화 시켰을 때 Geometrical Paramter는 L값 (마지막 Ring과 Single Zone JTE 거리)은 각각 FGJTE1, FGJTE1-1, FGJTE1-2, 로 나타났다. 두 번째 구조 는 Single Zone JTE 안에 Single Zone 영역이 있는 구조로 이 영역의 길이를 증가

(44)

시켰을 때 L값은 각각 31um (FGJTE2), 20um (FGJTE2-1), 9um (FGJTE2-2)로 변수를 설정하였다. [그림 3.1.2-9]의 그래프에서 보이듯이 Planar 항복전압의 90% 이상 되는 도핑영역은 0.9E17/cm3 ~ 1.5E17/cm3로 나타났다. Single Zone JTE 구조보다 넓은 JTE 도핑영역을 갖고, 높은 JTE 도핑영역에서는 급격하게 항복전압이 감소하 는 특성을 보이지만, Single Zone JTE와 다르게 낮은 JTE 도핑영역에서도 높은 항 복전압이 유지되다 서서히 감소하는 특성이 보이게 된다. 마지막 Ring과 Single Zone JTE와의 거리 (L)가 좁을수록 Field가 고르게 분포되지 않아 항복전압이 감 소하게 되고 [그림 2.1.1-8 참고] 또한, 도핑영역의 마진이 줄어들게 되어 최적의 L값으로 설계되어야 원하는 항복전압을 얻을 수 있다.

[그림 2.1.1-8] Floating Guard Ring Assisted Single Zone JTE의 구조의 L값에 대한 Electric Field 분포

[그림 2.1.1-9]에 Single Zone JTE와 Floating Guard Ring Assisted Single Zone JTE의 JTE도핑 별 항복전압을 비교한 그래프를 나타내었다. FG-JTE 구조는 높은 JTE도핑에서는 Single Zone JTE와 동일한 특성이 나타나는 반면에 낮은 도핑 영역에서는 높은 항복전압으로 넓은 JTE 도핑영역이 나타남을 알 수 있다.

Development of SiC Based Trench Type Next Generation Power Device

2018년 02월 17ZB1400-01-3020P

SiC 기반 트렌치형 차세대 전력소자

핵심기술 개발