• 검색 결과가 없습니다.

Combo II SE CH5 연산회로1

N/A
N/A
Info
다운로드
Protected

Academic year: 2021

Share "Combo II SE CH5 연산회로1"

Copied!
118
0
0

로드 중.... (전체 텍스트 보기)

전체 글

(1)

HBE-COMBO II -SE VHDL

HBE-COMBO II -SE VHDL

실습

실습

제

(2)

목차

목차

연산회로

연산 회로 설계

반가산기 설계 전가산기 설계 4 비트 가산기 설계

응용 과제

(3)

목차

목차

연산회로

연산 회로 설계

반가산기 설계 전가산기 설계 4 비트 가산기 설계

응용 과제

(4)

연산회로

연산회로

-

-

덧셈

덧셈

 

1 5 3

+ 2 6 4

 

4 1 7

    1 1

2

+   1 0

2

  1 0 1

2

    1 0 1

2

+   1 1 1

2

  1 1 0 0

2

(5)

연산회로

연산회로

-

-

곱셈

곱셈

2 진수의 곱셈은 10 진수의 곱셈과 하는 방법이 같다 . 1112 x 1012

        1 1 1

2  

X      1 0 1

2  

        1 1 1

2

= 111

2

X 001

2

      0 0 0  

2

= 111

2

X 000

2

    1 1 1    

2

= 111

2

X 100

2

  1 0 0 0 1 1

2

= 11100

2

+ 00000

2

+

00111

2

(6)

연산회로

연산회로

-

-

나눗셈

나눗셈

2 진수의 나눗셈은 10 진수의 나눗셈과 하는 방법이 같다 . 11002 / 1002

 

        1 1

2

 

1 0 0

2

1 1 0 0

2

 

 

    1 0 0     = 100

2

X 10

2

 

    0 1 0 0   = 1100

2

– 1000

2

 

      1 0 0   = 100

2

X 1

2

 

      0

2

= 100

2

– 100

2

(7)

목차

목차

연산회로

연산 회로 설계

반가산기 설계 전가산기 설계 4 비트 가산기 설계

응용 과제

(8)

반가산기

반가산기

가산기

두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로

반 가산기

두 개의 입력 비트 (A, B) 를 더하여 합 (S) 과 자리 올림 수 (C) 를 산 출하는 논리 회로

(9)

반가산기

반가산기

반가산기 진리표

A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

(10)

반가산기 프로젝트 생성

반가산기 프로젝트 생성

Project Navigator 실행 File -> New Project

(11)

반가산기 프로젝트 생성

반가산기 프로젝트 생성

프로젝트를 만들고 프로젝트를 실 행할 폴더를 생성한다 . HB_HA HDL 선택

(12)

반가산기 프로젝트 생성

반가산기 프로젝트 생성

FPGA Chip Select

All Select Spartan3 Select XC3S200 Select P208 Select -4 Select Tool Select XST (VHDL/Verilog) Select ISim(VHDL/Veilog) Select VHDL Select

(13)

반가산기 프로젝트 생성

반가산기 프로젝트 생성

(14)

반가산기 로직 설계

반가산기 로직 설계

File -> New Click Text File Select

(15)

반가산기 로직 설계

반가산기 로직 설계

(16)

반가산기 로직 설계

반가산기 로직 설계

Source 저장 HB_HA.VHD

(17)

반가산기 로직 설계

반가산기 로직 설계

Source 프로젝트에 추가 Project -> Add Source HB_HA.VHD 선택

(18)

반가산기 로직 설계

반가산기 로직 설계

(19)

반가산기 컴파일

반가산기 컴파일

(20)

반가산기 시뮬레이션

반가산기 시뮬레이션

(21)

반가산기 시뮬레이션

반가산기 시뮬레이션

(22)

반가산기 시뮬레이션

반가산기 시뮬레이션

Select Source Type

VHDL Test Bench 선택 File name : HB_HA_TB

(23)

반가산기 시뮬레이션

반가산기 시뮬레이션

(24)

반가산기 시뮬레이션

반가산기 시뮬레이션

(25)

반가산기 시뮬레이션

반가산기 시뮬레이션

기본으로 작성된 Test Fixture 파 일

(26)

반가산기 시뮬레이션

반가산기 시뮬레이션

시뮬레이션 파일 수정 Save

(27)

반가산기 시뮬레이션

반가산기 시뮬레이션

ISE 시뮬레이션 프로그램인 Isim 을 이용하여 시뮬레이션 진 행

(28)

반가산기 시뮬레이션

반가산기 시뮬레이션

시뮬레이션 결과 확인

(29)

반가산기 프로그래밍

반가산기 프로그래밍

(30)

반가산기 컴파일

반가산기 컴파일

Implement Design Compile

(31)

반가산기 핀 설정

반가산기 핀 설정

User Constraint

> Floorplan Area/IO/Logic ( PlanAhead ) ... RUN

(32)

반가산기

반가산기

핀 설정

핀 설정

포트 이름 핀 번호 하드웨어 설명 포트 이름 핀 번호 하드웨어 설명

A 63 SW1 S 191 LED1

(33)

반가산기

반가산기

핀 설정

핀 설정

I/O Port 창의 각 Port 에 대한 Site 에 핀 설정 “P 핀번호” 예 ) 63 번 핀 = P63 저장 후 종료

(34)

반가산기 컴파일

반가산기 컴파일

Implement Design 을 실행시

(35)

반가산기 프로그래밍

반가산기 프로그래밍

Generate Programming File 을 실행 .

(36)

반가산기 프로그래밍

반가산기 프로그래밍

Manage Configuration Project (iMPACT) 실행

(37)

반가산기 프로그래밍

반가산기 프로그래밍

(38)

반가산기 프로그래밍

반가산기 프로그래밍

File > Initialize Chain 선택 JTAG 으로 연결된 디바이스 검 색

(39)

반가산기 프로그래밍

반가산기 프로그래밍

FPGA 에 프로그래밍할 파일 선 택

Hb_ha.bit 파일을 선택 . Open button Click

(40)

반가산기

반가산기

프로그래밍

프로그래밍

PROM 에 프로그래밍할 파일 선 택 PROM File 을 생성하지 않았 고 , FPGA 에만 다운로딩 하기 때문에 파일 선택을 하지 않는 다 .

(41)

반가산기 프로그래밍

반가산기 프로그래밍

Programming 옵션 선택 Default 설정

(42)

반가산기 프로그래밍

반가산기 프로그래밍

칩 모양에 마우스를 놓고 마우 스 오른쪽 버튼을 눌러서

(43)

반가산기 프로그래밍

반가산기 프로그래밍

프로그램이 완료되었고 제대로 동작했다면 Program

Succeeded 가 나타난다 .

(44)

목차

목차

연산회로

연산 회로 설계

반가산기 설계 전가산기 설계 4 비트 가산기 설계

응용 과제

(45)

전가산기

전가산기

전 가산기

두 개의 입력 비트와 자리올림의 입력비트 (Carry IN: Ci) 를 합하여

합과 자리올림 (Carry out:Co) 을 출력시키는 논리 회로

(46)

전가산기

전가산기

전가산기 진리표

A B CIN S COUT 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

(47)

전가산기 프로젝트 생성

전가산기 프로젝트 생성

Project Navigator 실행 File -> New Project

(48)

전가산기 프로젝트 생성

전가산기 프로젝트 생성

프로젝트를 만들고 프로젝트를 실 행할 폴더를 생성한다 . HB_FA HDL 선택

(49)

전가산기 프로젝트 생성

전가산기 프로젝트 생성

FPGA Chip Select

All Select Spartan3 Select XC3S200 Select P208 Select -4 Select Tool Select XST (VHDL/Verilog) Select ISim(VHDL/Veilog) Select VHDL Select

(50)

전가산기 프로젝트 생성

전가산기 프로젝트 생성

(51)

전가산기 로직 설계

전가산기 로직 설계

File -> New Click Text File Select

(52)

전가산기 로직 설계

전가산기 로직 설계

Source 작성 앞의 반가산기 회로 (HB_HA.VHD) 를 Component 로 이용한다 .

(53)

전가산기 로직 설계

전가산기 로직 설계

Source 저장 HB_FA.VHD

(54)

전가산기 로직 설계

전가산기 로직 설계

Source 프로젝트에 추가 Project -> Add Source HB_FA.VHD 선택

Project -> Add Copy of Source

앞에서 설계한 HB_HA.VHD 선택

(55)

전가산기 로직 설계

전가산기 로직 설계

(56)

전가산기 컴파일

전가산기 컴파일

(57)

전가산기 시뮬레이션

전가산기 시뮬레이션

(58)

전가산기 시뮬레이션

전가산기 시뮬레이션

(59)

전가산기 시뮬레이션

전가산기 시뮬레이션

Select Source Type

VHDL Test Bench 선택 File name : HB_FA_TB

(60)

전가산기 시뮬레이션

전가산기 시뮬레이션

(61)

전가산기 시뮬레이션

전가산기 시뮬레이션

(62)

전가산기 시뮬레이션

전가산기 시뮬레이션

기본으로 작성된 Test Fixture 파 일

(63)

전가산기 시뮬레이션

전가산기 시뮬레이션

시뮬레이션 파일 수정 Save

(64)

전가산기 시뮬레이션

전가산기 시뮬레이션

ISE 시뮬레이션 프로그램인 Isim 을 이용하여 시뮬레이션 진 행

(65)

전가산기 시뮬레이션

전가산기 시뮬레이션

시뮬레이션 결과 확인

(66)

전가산기 핀 설정

전가산기 핀 설정

(67)

전가산기 컴파일

전가산기 컴파일

Implement Design Compile

(68)

전가산기 핀 설정

전가산기 핀 설정

User Constraint

> Floorplan Area/IO/Logic ( PlanAhead ) ... RUN

(69)

전가산기

전가산기

핀 설정

핀 설정

포트 이름 핀 번호 하드웨어 설명 포트 이름 핀 번호 하드웨어 설명 A 63 SW1 S 191 LED1 B 67 SW2  COUT 196  LED2  CIN 65 SW3

(70)

전가산기

전가산기

핀 설정

핀 설정

I/O Port 창의 각 Port 에 대한 Site 에 핀 설정 “P 핀번호” 예 ) 63 번 핀 = P63 저장 후 종료

(71)

전가산기 컴파일

전가산기 컴파일

Implement Design 을 실행시

(72)

전가산기 프로그래밍

전가산기 프로그래밍

Generate Programming File 을 실행 .

(73)

전가산기 프로그래밍

전가산기 프로그래밍

Manage Configuration Project (iMPACT) 실행

(74)

전가산기 프로그래밍

전가산기 프로그래밍

(75)

전가산기 프로그래밍

전가산기 프로그래밍

File > Initialize Chain 선택 JTAG 으로 연결된 디바이스 검 색

(76)

전가산기 프로그래밍

전가산기 프로그래밍

FPGA 에 프로그래밍할 파일 선택 Hb_fa.bit 파일을 선택 .

(77)

전가산기

전가산기

프로그래밍

프로그래밍

PROM 에 프로그래밍할 파일 선택

PROM File 을 생성하지 않았고 , FPGA 에만 다운로딩 하기 때문에

파일 선택을 하지 않는다 .

(78)

전가산기 프로그래밍

전가산기 프로그래밍

Programming 옵션 선택 Default 설정

(79)

전가산기 프로그래밍

전가산기 프로그래밍

칩 모양에 마우스를 놓고 마우 스 오른쪽 버튼을 눌러서

(80)

전가산기 프로그래밍

전가산기 프로그래밍

프로그램이 완료되었고 제대로 동작했다면 Program

Succeeded 가 나타난다 .

(81)

목차

목차

연산회로

연산 회로 설계

반가산기 설계 전가산기 설계 4 비트 가산기 설계

응용 과제

(82)

4

4

비트 가산기

비트 가산기

4 비트 가산기

앞의 전가산기가 1 비트 의 값을 더한 가산기라면 , 멀티 비트 가산

(83)

4

4

비트 가산기 프로젝트 생성

비트 가산기 프로젝트 생성

Project Navigator 실행 File -> New Project

(84)

4

4

비트 가산기 프로젝트 생성

비트 가산기 프로젝트 생성

프로젝트를 만들고 프로젝트를 실 행할 폴더를 생성한다 . HB_4ADDER HDL 선택

(85)

4

4

비트 가산기 프로젝트 생성

비트 가산기 프로젝트 생성

FPGA Chip Select

All Select Spartan3 Select XC3S200 Select P208 Select -4 Select Tool Select XST (VHDL/Verilog) Select ISim(VHDL/Veilog) Select VHDL Select

(86)

4

4

비트 가산기 프로젝트 생성

비트 가산기 프로젝트 생성

(87)

4

4

비트 가산기 로직 설계

비트 가산기 로직 설계

File -> New Click Text File Select

(88)

4

4

비트 가산기 로직 설계

비트 가산기 로직 설계

(89)

4

4

비트 가산기 로직 설계

비트 가산기 로직 설계

Source 저장

(90)

4

4

비트 가산기 로직 설계

비트 가산기 로직 설계

Source 프로젝트에 추가 Project -> Add Source HB_4ADDER.VHD 선택

(91)

4

4

비트 가산기 로직 설계

비트 가산기 로직 설계

(92)

4

4

비트 가산기 컴파일

비트 가산기 컴파일

(93)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

(94)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼 을 클릭하여 New Source... 항 목 선택한다 .

(95)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

(96)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

Select Source Type

VHDL Test Bench 선택 File name :

HB_4ADDER_TB

(97)

4

(98)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

기본으로 작성된 Test Bench 파일 시뮬레이션 조건에 맞도록 파일 수정

(99)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

시뮬레이션 파일 수정 Save

(100)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

ISE 시뮬레이션 프로그램인 Isim 을 이용하여 시뮬레이션 진 행

(101)

4

4

비트 가산기 시뮬레이션

비트 가산기 시뮬레이션

시뮬레이션 결과 확인

(102)

4

4

비트 가산기 컴파일

비트 가산기 컴파일

(103)

4

4

비트 가산기 컴파일

비트 가산기 컴파일

Implement Design Compile

(104)

4

4

비트 가산기 핀 설정

비트 가산기 핀 설정

User Constraint

> Floorplan Area/IO/Logic ( PlanAhead ) ... RUN

(105)

4

4

비트 가산기

비트 가산기

핀 설정

핀 설정

포트 이름 핀 번호 하드웨어 설명 포트 이름 핀 번호 하드웨어 설명

A[3] 34 DIP_SW1 CO 191 LED1

A[2] 35 DIP_SW2 S[3] 198 LED3

A[1] 37 DIP_SW3 S[2] 200 LED4

A[0] 36 DIP_SW4 S[1] 204 LED5

B[3] 40 DIP_SW5 S[0] 10 LED6

B[2] 39 DIP_SW6

B[1] 43 DIP_SW7

(106)

반가산기

반가산기

핀 설정

핀 설정

I/O Port 창의 각 Port 에 대한 Site 에 핀 설정 “P 핀번호” 예 ) 63 번 핀 = P63 저장 후 종료

(107)

4

4

비트 가산기 컴파일

비트 가산기 컴파일

Implement Design 을 실행시

(108)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

Generate Programming File 을 실행 .

(109)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

Manage Configuration Project (iMPACT) 실행

(110)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

(111)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

File > Initialize Chain 선택 JTAG 으로 연결된 디바이스 검 색

(112)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

FPGA 에 프로그래밍할 파일 선택 Hb_4adder.bit 파일 선택 .

(113)

4

4

비트 가산기

비트 가산기

프로그래밍

프로그래밍

PROM 에 프로그래밍할 파일 선택

PROM File 을 생성하지 않았고 , FPGA 에만 다운로딩 하기 때문에

파일 선택을 하지 않는다 .

(114)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

Programming 옵션 선택 Default 설정

(115)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

칩 모양에 마우스를 놓고 마우 스 오른쪽 버튼을 눌러서

(116)

4

4

비트 가산기 프로그래밍

비트 가산기 프로그래밍

프로그램이 완료되었고 제대로 동작했다면 Program

Succeeded 가 나타난다 .

(117)

목차

목차

연산회로

연산 회로 설계

반가산기 설계 전가산기 설계

응용 과제

(118)

응용 과제

응용 과제

XOR 게이트를 이용하여 감산기를 설계하시오 .

입력 X : 버튼 스위치 1 입력 Y : 버튼 스위치 2 입력 B0 : 버튼 스위치 3 출력 D : LED1 출력 B1 : LED2

4BIT 감산기를 설계하시오 .

입력 X : BUS 스위치 1, 2, 3, 4 입력 Y : BUS 스위치 5, 6, 7, 8 출력 B : LED1 출력 D : LED 3, 4, 5, 6

참조

지금 다운로드하기 ( PPT - 118 페이지 - 4.34 MB )

관련 문서

istek Inc.

Select Setup 에서 설정할 Data 를 이동할 경우 즉 , cursor 를 이동시킬 때 사용한다.. Enter Memory

Alias Studio Tools ExerciseⅠ

Select: Skin surface (Target of intersection, white border on upper figure) Click: [GO] (in the lower right side of modeling window). Select: original and duplicated curves

제주지역에서 청예콩 품종 선발과 재식밀도, 인산 시비량에 따른 생육│수량성 및 조성분 변화

This study was carried out to select superior soybean cultivars for forage production and to determine the optimum plant density and phosphate rate for

저작자표시

We used multiple-combination bactericidal test (MCBT) to select effective antibiotic candidates among 8 antibiotics including ceftazdime, cepefime, ciprofloxacin,

int: Integer (a finite subset of the integers that is machine-dependent

select customer name borrower loan number as loan id amount select customer-name, borrower.loan-number as loan-id, amount from borrower, loan.. where borrower lo n number = lo n

ƒ Decision Support Systems

select item-name, color, size, sum(number) select item name, color, size, sum(number) from sales. group by

Create Table Construct

(select branch name customer name (select branch_name, customer_name from borrower, loan. where borrower.loan_number

Introduction to SQL

SELECT P_DESCRIPT, P_INDATE, P_PRICE, V_CODE FROM PRODUCT. WHERE