1. 회로망(Network) 구성
가. 회로망(Network)과 회로(Circuit)
분 류 정 의
회로망 (Network) • 요소(Element)나 소자(Device)의 상호연결
회 로 (Circuit) • 회로망(Network)이 제공하는 하나이상의 폐경로(Closed path)
120mA
125Ω
50Ω
20Ω
40Ω
240Ω
2Ω
v
나. 회로망 요소(Network element)
분 류 정 의Branch [b] - 가지 • Voltage source나 저항 같은 하나의 소자로 표현
Node [n] - 마디 • 둘 또는 둘 이상의 Branch 사이에 연결된 점 ( • dot로 표시) Path - 경로 • 마디와 소자로 구성되는 통로 (Close loop - 출발마디와 끝마디가 같은 경우)
Loop - 루프 • 회로에서의 폐경로
Independent loop [
] • 다른 loop마다 무관한 loop 회로망 기본원리 •
node1 node2 node3 BranchLoop
Independent loop
다. 소자 접속
분 류 정 의 직 렬 (Series) • 둘 또는 그이상의 소자가 종속접속 또는 연속적으로 연결되고 같은 전류가 동시에 흐르는 경우 병 렬 (Parallel) • 둘 또는 그이상의 소자가 같은 2개의 node에 연결되어 있고 같은 전압이 동시에 흐르는 경우병렬
직렬
직렬
병렬
직렬
예제 1) 다음 회로에서 Branch, Node, Loop, Independent loop, 직렬, 병렬소자를 구하시오
2[Ω]
5[Ω]
3[Ω]
2[A]
10[V]
풀이) 소자수
∴ ⇒
ᆞ직렬(10[V]와 5[Ω]), 병렬(2[Ω], 3[Ω], 2[A])
예제2) 다음 회로에서 Branch, Node, Loop, Independent loop를 구하시오.
5[Ω]
6[Ω]
2[A]
10[V]
< a >
3[Ω]
2[Ω]
10[V]
< b >
4[Ω]
1[Ω]
2. 키르히호프의 법칙(Kirchhoff's Laws)
가. 제 1법칙 - 전류 법칙 (KCL : Kirchhoff's Current Low)
구 분 내 용 정 의 • 각 마디로 흘러들어가는 전류의 총합은 “0” 이다. 수 학 적 표 현
→ ⋯⋯ • 여기서,
: node에 연결된 branch수
: node에 들어가는 n번째 전류 설 명 i1 i2 i 3 i4 i5 • 가 정 : node에 들어오는 것 “+”,로 나가는 것 “-” 결 론 • node에 들어오는 전류의 합은 node에서 나가는 전류의 합과 같다. 응 용 • 병렬로 연결된 전류원 (독립전류원의 병렬연결)I
TI
Ta
b
2[A]
a
b
I
1I
2I
3I
s= - +
I
1I
2I
3
예제 3) 다음 회로에서 KCL 법칙이 만족하는 것을 증명하여라.2[Ω]
5[Ω]
10[V]
I
1I
2I
풀이)1) ∑
(들어오는전류) =∑
(나가는 전류)
(1) 2) 전체 전류 :
⋅
(2) 3) 전류분배 법칙을 적용
×
×
(3)
×
×
(4) 4) (2), (3), (4) 式을 (1)式에 代入 ∴ 7[A] = 2[A] + 5[A]예제 4) 다음 회로에서 KCL 법칙을 적용하여 전류 I를 구하여라
10V
5A
3A
2A
i
풀이)1) ∑
(들어오는전류) =∑
(나가는 전류) 2) node 1에서 KCL을 적용 3+5 = 2+i or 3+5-2-i = 0 i = 6 [A] 예제 5) ix = 3A 이고 18V 전원에 8A의 전류가 흐른다면 RA 의 값은 얼마인가?i
RAi
x18V
v
x5Ω
6Ω
13A
풀이)1) ∑
(들어오는전류) =∑
(나가는 전류) 2) node 1에서 KCL을 적용 8 + 13 - ix - IRA = 0 (1) ix = 3 (2) 3) (2)식을 (1)식에 대입 8 + 13 - 3 = iRA iRA = 18 [A] 4) 오옴의 법칙을 적용 V = IR → R = VI = 1818 = 1[Ω]
나. 제 2법칙 - 전압 법칙 (KVL : Kirchhoff's Voltage Low)
구 분 내 용 정 의 • 어떤 폐경로를 따라서 발생하는 전압강하의 합은 “0”이다. 수 학 적 표 현
→
⋯⋯
• 여기서,
: loop내의 branch수
: n의 전압 설 명 V1 V4 V2 V3 V5 •가 정 : 시계 방향으로 이동시 (+) 단자로 들어가면 “+”, (-) 단자로 들어가면 “-”
결 론 • loop내에서 인가전압의 합은 전압강하의 합과 같다. 응 용 • 직렬로 연결된 전압원 (독립 전압원의 직렬연결) a V3 V2 V1 b Vab a Vs=V1+V2-V3 b Vab
예제6) 다음 회로에서 KVL법칙이 만족하는 것을 증명하여라. 1[Ω] 2[Ω] 3[Ω] I V1 V2 V3 VS=6[V] 풀이)1) ∑
(인가 전압) =∑
(전압 강하)
(1) 2) 인가 전압 :
(2) 3) 전압분배 법칙을 적용
×
×
(3)
×
×
(4)
×
×
(5) 4) (2), (3), (4), (5)式을 (1)式에 代入 ∴ 6[V] = 1[V] + 2[V] + 3[V]예제7) 다음 회로에서 vx 와 ix 를 구하여라
