MoS2는 소자로 간단하게 제작할 수 있으며, Back gated 소자와, Top gated 소 자로 제작할 수 있다. 우선 채널 역할을 하는 MoS2는 n-type 반도체로서 p-type Si에 SiO2가 증착된 기판 위에 위치시킨다. MoS2의 양쪽에는 소스(Source), 드레 인(Drain)으로서 금속(Metal)을 증착하여 TFT 소자를 제작한다. 이 때 전극의 간 격과 두께에 따라, 채널의 크기가 달라진다. Back gated 소자는 p-Si을 Back gate로 이용하여 간단하게 제작이 가능하다. Top gate 구조는 Back gate 구조에 서 채널 역할을 하는 MoS2 위에 High-k dielectric 물질을 증착한 후, 그 위에 Top gate로서 금속을 증착하여 제작한다. CVD 장비를 이용하여 사파이어 기판 위에 패터닝 되어 성장된 단일 층의 MoS2 박막을 센서에 응용할 수 있는 TFT로 제작하기에는 한계가 있다. TFT 소자의 Ohmic contact을 형성하기 위해 Back gate의 형성이 필요하다. 사파이어 기판은 물질 자체 절연성을 가지고 있어 다른 전도성이 있는 기판에 비해 쉽게 형성할 수 없으며, 저항 자체도 커지게 되므로 소자 제작 시 문제점이 있다. 이를 극복하기 위해, 사파이어 기판에 성장된 단일 층의 MoS2를 SiO2/Si 기판에 전사시킬 수 있는 기술이 필요하다. 그림 3.17는 사 파이어에 성장시킨 MoS2 박막을 전사하는 기술이다.
3.17 사파이어에 성장시킨 MoS2 박막의 전사 기술
먼저, MoS2가 성장 된 사파이어 기판을 PET 필름에 Tape를 이용하여 붙인다.
그 후 Spin coater 장비를 이용하여 3000 rpm에서 60 초 동안 PMMA A4 용액을 증착시키고, PET 필름에서 시편을 떼어낸 후 DI water에 띄워놓는다.
PMMA/MoS2와 사파이어 기판을 떼어낼 수 있는 용액이 필요하며, NaOH와 NaF 의 합성 용액을 스포이드를 이용해 시편 가장자리에 뿌려준다. 적당한 시간이 지 나면 PMMA/MoS2와 기판사이로 용액이 침투하며 기판은 가라앉게 되고, DI water 수면에 PMMA/MoS2만 남는다. 합성용액에 의한 영향이 있을 수 있으므 로, PET 필름을 이용하여 DI water에 10 분씩 3 번 띄어놓아 세척한다. 이후, PMMA/MoS2를 Si 위에 300 nm의 SiO2 증착된 기판에 옮겨 MoS2와 기판이 접 착이 되기 위해 상온에서 1 시간동안 건조시킨다. PMMA를 제거하는 과정은 Hotplate/Stirrer 장비를 이용하여 아세톤 5 분 동안 80 ℃, 600 rpm으로 PMMA 를 제거해주고, IPA 용액에서 똑같이 5 분 동안 80 ℃, 600 rpm Stirring 해주어 전사과정을 마친다.
3.18 MoS2 박막의 전사 (a) 전 / (b) 후 FE-SEM 이미지
전사과정동안, MoS2 박막이 용액에 의한 오염 등에 의한 영향이 있을 수 있어, 구조적 및 광학적 분석이 필요하다. 그림 3.18은 전사과정 전과 후의 FE-SEM 이 미지이다. 전사 전과 후를 비교하였을 때, MoS2 도메인의 밀도나 크기가 변함이 없으며, 패턴 전체의 크기나 모양의 변화가 없이 똑같이 전사가 된 것으로 확인 하였다. 그림 3.19는 전사 전과 후의 Raman과 PL 분석 결과이다. 그림 3.19 (a), Raman 분석 결과, E12g 모드는 385 cm-1 이며 A1g 모드는 405 cm-1이다. 두
모드의 간격은 20 cm-1로 같은 결과를 나타냈으며, 각 모드의 세기도 거의 변함없는 것으로 나타났다. 그림 3.19 (b) PL 분석 결과, 전사 전의 PL 피크 의 파장대역은 670 nm이며 전사 후에도 변함없이 670 nm의 피크를 나타내 는 것을 확인하였다. 또한 피크의 세기도 거의 변함없이 동일하였으며, FWHM도 전사 전에는 30 nm, 전사 후에는 32 nm로 거의 비슷함을 보였다.
이러한 결과 전사과정에 의한 화학적 조성 변화, 박막의 두께, 구성 물질 등 의 변화는 없는 것을 확인하였다.
3.19 MoS2 박막의 전사 전/후 (a) Raman 및 (b) PL 분석
박막 전사 후 MSM 포토다이오드 구조로 Back gated 소자 제작을 위해, 전 극 증착을 위해 패터닝을 진행하였다. 소스와 드레인의 간격인 채널 길이는 2, 3, 5 um로 설정하였으며, 채널의 폭은 10 um로 설정하였다. 전기적 특성 분석을 위한 전극 패드는 70 um × 70 um 크기로 제작하였다.
3.20 (a) MoS2 소자의 모식도 및 (b) TFT 제작 CAD 도면