2-1Frame Transfer (FT) (프레임 트랜스퍼)
프레임 전송(FT) 구조인 CCD 이미저는 가장 단순하여 제조도 용 이하다. 이것은 방송 분야에서 최초의 카메라인 RCA CCD-1 카
메라에 사용되었고, BTS가 LDK-9, LDK-91과 LDK-910 카메 라에서 사용하였다. 일반적인 사용에서 전송 구조가 다른 몇 가지 형식이 있다.
이미징 소자에 있어서 포토 센시티브 소자의 어레이에서 각각은 그 표면에 닿는 입 사 광에 비례하는 전하를 생성한다.
프레임 트렌스퍼(FT) 디바이스에서는, 이미징 구역 안에서 생성된 전하는 먼저 스토 리지 구역으로 전송되고, 그리고 리드 아웃 레지스터를 경유하여 출력된다. 이 단순 한 구조의 CCD의 문제는 전하가 전송 중에 이미징 구역에 떨어지는 빛에 의하여
포토 센서
포토 센서 포토 센서
이미징 구역
옵티컬 마스크
저장 영역
출력 단자
출력 단자
리드 아웃 레지스터 리드 아웃 레지스터
전하 발생 전하 전송
입사되는 빛의 세기에 비례하는 전하
이 구조에서 실리콘 칩은 두 구역으로 나누어 진다. 디바이스의 위쪽 반은 이미징 구역- 포토센서의 어레이이다. 아래쪽 반은 차 폐되어 있어 빛이 그 위에 닿을 수 없으며, 저장 구역과 리드아웃 레지스터를 구성한다. 실제의 디바이스에서는 물론 그림에서 보 여주는 것보다 많은 소자가 있게 된다. 전하 패턴은 입사 광에 비 례하여 각 화상 필드 기간 동안에 만들어 진다. 수직 귀선 기간 동안에 이미징 구역에 생성된 전하는 스토리지 구역으로 수직 방 향으로 대단히 빠르게 클럭에 맞추어 출력된다. 그리하여 다음 필 드의 시작에서는 포토센서는 다시 스토리지 어레이에서 비게 된 다. 다음 필드 동안 이 전하는 밑으로 움직이고 한번에 한 라인씩 수평 리드아웃 레지스터로 들어가고, 그리고 출력 단자로부터 보
다 높은 H-클럭 레이트로 리드아웃 된다. 각 엘리먼트는 이중적 인 기능을 가지고 있다. 수직 전송 동안에 각 포토센서는 전송 구 조의 부분이 된다. 그리고 그 위에 있는 모든 다른 엘리먼트로부 터의 전하는 전송 과정 동안에는 그것을 통해 통과한다. 만일 프 레임 전송 중에 센서가 빛에 노출되면 추가적인 전하가 픽셀을 통해 통과하는 모든 전하 패킷에 추가되게 된다. 이것을 방지하기 위한 유일한 방법은 전송 중에 디바이스의 조명(illumination)을 방지하기 위하여 기계적인 셔터 기구를 사용하는 것이다. 반도체 이미저의 몇 가지 우아함이 이제는 상실되었고 각 픽셀이 이러한 이중적인 기능을 가지고 있으므로써 좋은 전송 효율을 달성하는 것은 어렵다.
2-2 Interline Transfer (IT(인터라인 트랜스터)) 기계적인 셔터의 필요성을 없애기 위하여, 인터라인 트랜스퍼 구 조가 개발되었다. 이 구조에서는 분리되고, 인터리브드 (interleaved)된 엘리먼트가 포토센서와 스토리지 엘리먼트로 사 용된다. 시프트 레지스터는 광학적으로 불투명한 알루미늄 마스 크로 덮어져 있다. 필드 블랭킹 중에, 포토센서에 발생된 모든 전 하는 관련되는 스토리지 엘리먼트 속으로 옆으로 시프트된다. 그 러면 스토리지 어레이는 다음 필드 동안에 클럭에 따라 출력된다.
FT 구조와 비교해 보면, 광학적인 이미지 구역 부분이 스토리지 레지스터로 사용되며, 결과적으로 단위 면적당 감도를 낮추는 결
과가 된다. 그러나 실제 디바이스에서는 실제의 감도는 잡음과 같 은 다른 변수에 의해 더 영향을 받는다. 더욱이 포토센싱과 시프 트 레지스터 기능이 분리되어 있으므로 각각이 최적화될 수 있다.
따라서 이 설계는 다이내믹 레인지가 우수하고, 대단히 낮은‘고 정 패턴 노이즈’와 함께 래그(lag)와 블루밍(blooming)이 거의 없는 대단히 효율적인 전하 전송를 할 수 있다. 이러한 사실들이 인터라인 트랜스퍼를 방송 용도에 대단히 효과적인 디자인으로 하였다. 소니는 이 방식의 CCD를 최초의 방송용 CCD 카메라인 BVP-5에 채택하였다.
인터라인 트랜스퍼(IT) CCD 구조에서는 수직 시프트 레지스터를 포토센서와 인터리빙 함으로써 전하의 오염이 방지된다. 이것은 옵티컬 마스크에 의해 입사광으로부터 실드 된 구역으로 전하의 빠른 전송을 하게 한다.
수직 시프트 레지스터
포토 센서
수평 리드 아웃 레지스터
옵티컬 마스크 출력 단자
채널 스톱(CS)이 각 포토센서를 그 이웃과 분리한다. 리드 아웃 게이트(ROG)는 전하가 적당한 시간에 수직 시프트 레지스터로 통과해 가도록 허용한다. 강한 입사광에 의해 픽셀이 전하로 포화
가 될 경우에는 오버 플로우 컨트롤 게이트(OFCG)가 이 초과되 는 전하를 오버 플로우 드레인을 통해 접지시킴으로써 전하가 인 접 엘리먼트에 의해 오염되는 것을 방지한다.
CCD MechanismCamera FunctionsVTRSAppendixOthers
관련되는 게이트와 수직 레지스터가 있는 MOS 캐패시터 센서의 개별 픽셀의 단면도 아래의 그림은 하나의 포토센서가 관련되는 게이트와 스토리지 구
역과 함께 있는, 하나의 픽셀의 단면도이다. 이 그림은 MOS 캐패 시터 센서의 설명이다. 2위상 클럭(two phase clock)을 사용하 여 리드 아웃 게이트를 제어하여 필드 블랭킹 기간 동안에 전하를 수직 시프트 레지스터 속으로 수평적으로 전송한다. 이것은 순서
에 따라, 4위상 시스템에 의해 클럭킹되어 전하를 라인 블랭킹 동 안에 수평 리드 아웃 레지스터에로 수직적으로 움직이게 한다. 과 부하 상태가 존재하게 되면 채널 스톱과 오버플로우 드레인이 넘 쳐나는 전하를 흡수하여 블루밍과 스미어를 최소화한다.
개별적인 센서의 배열을 좀더 자세히 보여주고 있다. 실제의 IT 디바이스에서는 채 널 스톱이 센서를 수직과 수평으로 분리해야 한다. 만일 개별적인 포토센서가 전하 의 포화가 있게 되면 오버 플로우 컨트롤 게이트가 과도한 전하를 드레인으로 흘려 내보낸다.
채널 스톱
포토 센서
포토 센서
포토 센서
포토 센서
수직 시프트 레지스터
알루미늄
옵티컬 마스크 폴리실리콘
실리콘 이산화물 층
P 기층
IT CCD에서 발생하는 문제는 수직 스미어로 알려져 있다. 이것 은 대단히 강한 하이라이트를 통과할 때 화면 상에 수직 라인으 로 나타난다. 이 현상은 정상 노출의 수십배의 과부하 때 발생하 는데, 이 점에서 튜브 카메라이면 코맷 테일(Comet tail)이나 래 그(Lag) 문제를 경험하게 되는데, 하여간 극한적인 응용에 있어 서 바람직하지 않은 현상이다. 수직 스미어에는 여러 가지 원인이 있다. BVP-5와 같은 초기의 IT 카메라에서는 반도체 구조 속으
로 대단히 깊숙히 침투하는 광양자에 의해 발생되었다. 포토센서 에 담겨지는 것이 아니고, 생성된 전자가 직접 수직 시프트 레지 스터로 누설되었다. 이것은 추가적인 작은 전하가 통과하는 모든 전하 패키트에 추가됨으로써 야기되었다. 이러한 방법으로 발생 하는 전하의 양은 정상적인 신호 레벨과 비교하면 대단히 작지만 오버로드가 많이 걸리면 하이라이트를 통해 수직 라인으로써 보 이게 된다.
초기의 IT CCD에서의 어려운 점은 파장이 다소 길어서 적색 빛이 기층속으로 깊숙 히 침투하였다. 발생된 전자는 직접 수직 시프트 레지스터 속으로 누설되어 포토 센 서의 하나의 완전한 열의 전하의 오염을 발생하였다. 이 효과는 하이라이트 상에 하 나의 적색 스미어로 나타났다.
깊숙한 전자 발생
CCD MechanismCamera FunctionsVTRSAppendixOthers 2-3Frame Interline Transter (FIT)
(프레임 인터라인 트랜스퍼)
이미지 품질에 있어서 최고를 추구하기 위하여, 프레임 인터라인 트랜스퍼 또는 하이브리드 전송이라고 알려진 대치 구조의 것이 소니 BVP-50에 소개되었다. 이것은 그 이름이 알려주듯이, IT와 FT 구조 양 쪽의 특징을 살린 것이다. 이 디바이스의 윗부분은 IT 칩과 정확하게 동일하게 기능한다. 전하는 필드 블랭킹 동안에 포 토센서로부터 시프트 레지스터로 움직인다. 그러나 그런 다음 분 리된 스토리지 어레이 속으로 60배의 라인 레이트에 클럭킹 된다.
여기서 반투명 마스크로 덮혀져 있어서 전하 패킷은 강한 하이라
이트에 의해 영향을 받지 않는다. 분리되고 차광된 수직 시프트 레지스터가 채용되었기 때문에, FIT 칩은 기계적인 셔터가 필요 없다. 전하가 수직 레지스터에 머무르는 시간의 길이가 IT 칩과 비교하여 1/60로 감소하였기 때문에 수직 스미어도 그 비율로 감 소하였다. 모든 실제적인 목적에 있어서 FIT 카메라는 스미어가 없다. 따라서 FIT 구조는 오늘날 최고의 성능을 제공하는 CCD이 다. 그러나 구조가 복잡하고 분리된 스토리지 구역 때문에 전체적 인 면적이 보다 큰 칩 면적을 사용한다. 따라서 제조하는데 비용 이 많이 든다.
수직 시프트 레지스터
포토 센서
이미징 구역
옵티컬 마스크
저장 구역
출력 단자
IT 구조의 수직 스미어 문제를 극복하기 위하여 프레임 인터라인 트랜스퍼 (FIT) CCD가 개발되었다. 이것은 프레임 트랜스퍼와 인터라인 트랜스퍼 구조를 혼합하였 다. 이 디바이스에서 전하는 수직 시프트 레지스터에서 장파장인 빛의 오염 영향으 로부터 영향을 받지 않는 분리된 스토리지 구역으로 대단히 빨리 움직인다.
수평 리드 아웃 레지스터
■구조
아래의 그림은 HAD 센서를 관통하는 부분의 그림이며, 그 구조 는 초기의 IT CCD와 비교할 수 있다. HAD 칩은 여러 가지 확 산 층(diffused layers)과 센서의 포토-다이오드 형식과 관련하 여 P-형식 에피택셜 층(epitaxial layer)과 함께 N 형식의 기층 (substrate)를 활용한다. 기층은 초기의 센서에서의 측면 오퍼플 로우 드레인(lateral overflow drain)을 대치하여 수직 오버플로 우 드레인을 구성한다. 무겁게 도핑된 P형 영역은 채널 스톱 (channel stop)에 연결됨으로써 정공 축적 층(Hole Accumulation layer)을 형성한다. 그리하여 정공 축적 다이오 드 즉 Hole Accumulated Diode(HAD)라는 명칭이 붙었다.
측면 오버플로우 드레인을 제거함으로써 픽셀 수를 라인 당 500 에서 700으로 증가할 수 있게 되었으며, 따라서 보다 작은 픽셀 공간으로 되었지만 동시에 실제적인 포토 센서 부분은 실제적으
로 변화가 없게 되었다. 실제적인 부분이 이제 전체 화상 부분의 30% 이상이 되어 초기의 것의 22%에 반하여 증가하게 되었다.
HAD 기술은 IT와 FIT 소자 양쪽의 성능을 향상시키는데 사용되 게 되었다.
■전위 프로파일(Potential Profile)
HAD 구조의 전위 프로파일이 그림에 나타나 있는데, 소자를 가 로질러서 그리고 기층을 수직적으로 관통해서 그려져 있다. 리드 아웃 게이트(Readout Gate) 상의 전위를 변화함으로써 전하는 수직 레지스터(Vertical Register)로 움직여 들어 간다. 하이라이 트에 의한 과부하가 걸리면 수직 오버플로우 드레인(Vertical Overflow Drain)이 과잉 전하를 버리게 된다.
수직 전위 프로파일
수평 전위 프로파일 전하 집적 기간의 전위
전위
전위
리드 아웃 중의 전위 리드 아웃 중에 수직 시프트 레지스터로 보내어진 전하
셔터 동작중 전위
깊이
과잉 전하가 기층으로 넘친다