(19) 대한민국특허청(KR) (12) 공개특허공보(A)
(11) 공개번호 10-2016-0054387 (43) 공개일자 2016년05월16일 (51) 국제특허분류(Int. Cl.)
H01L 29/73 (2006.01) H01L 21/314 (2006.01) (52) CPC특허분류
H01L 29/73 (2013.01) H01L 21/3148 (2013.01)
(21) 출원번호 10-2015-0068018 (22) 출원일자 2015년05월15일 심사청구일자 없음
(30) 우선권주장
1020140153114 2014년11월05일 대한민국(KR)
(71) 출원인
한국전자통신연구원
대전광역시 유성구 가정로 218 (가정동) (72) 발명자
이형석
대전 서구 둔산남로 127 (74) 대리인
특허법인 고려
전체 청구항 수 : 총 1 항
(54) 발명의 명칭 바이폴라 접합 트랜지스터
(57) 요 약
본 발명은 바이폴라 접합 트랜지스터의 제조방법에 관한 것으로, 기판, 상기 기판 상의 콜렉터층, 상기 콜렉터층 상의 베이스층, 상기 베이스층 상의 이미터층, 상기 베이스층 일측에 배치되고 상기 콜렉터층 내에 배치되는 접 합마감 확장 영역, 및 상기 접합마감 확장 영역 내에 배치되는 적어도 하나의 가드링들을 포함하는 바이폴라 접 합 트랜지스터가 제공된다. 상기 접합마감 확장 영역 및 상기 가드링들은 상기 베이스층과 동일한 도전형을 갖되, 상기 접합마감 확장 영역은 상기 베이스층보다 작은 도핑 농도를 갖고, 상기 가드링들은 상기 베이스층보 다 크거나 같은 도핑 농도를 가질 수 있다.
대 표 도
- 도1(52) CPC특허분류
H01L 2924/1305 (2013.01) 이 발명을 지원한 국가연구개발사업 과제고유번호 10038766 부처명 미래창조과학부
연구관리전문기관 정보통신기술진흥센터 연구사업명 ETRI연구개발지원사업
연구과제명 스마트 데이터센터용 차세대 광-전 모듈 기술 기 여 율 1/1
주관기관 한국전자통신연구원 연구기간 2011.03.01 ~ 2016.02.29
명 세 서 청구범위
청구항 1 기판;상기 기판 상의 콜렉터층;
상기 콜렉터층 상의 베이스층;
상기 베이스층 상의 이미터층;
상기 콜렉터층 내에 배치되는 접합마감 확장 영역, 상기 접합마감 확장 영역은 상기 베이스층 일측에 배치되고;
및
상기 접합마감 확장 영역 내에 배치되는 적어도 하나의 가드링들을 포함하고,
상기 접합마감 확장 영역 및 상기 가드링들은 상기 베이스층과 동일한 도전형을 갖되, 상기 접합마감 확장 영역은 상기 베이스층보다 작은 도핑 농도를 갖고,
상기 가드링들은 상기 베이스층보다 크거나 같은 도핑 농도를 갖는 바이폴라 접합 트랜지스터.
발명의 설명 기 술 분 야
본 발명은 바이폴라 접합 트랜지스터에 관한 것으로, 상세하게는 실리콘 카바이드 바이폴라 접합 트랜지스터에 [0001]
관한 것이다.
배 경 기 술
전력용 반도체로서 바이폴라 접합 트랜지스터에서 중요한 요소중의 하나는 항복 전압(breakdown voltage)이다.
[0002]
실제로 반도체 소자의 접합(junction)은 무한하지 않으므로, 활성영역(active region)이 끝나는 영역에는 전계 가 집중되어 쉽게 애벌런치 항복이 일어난다. 그러므로 활성영역이 끝나는 영역에 반도체 소자의 항복 전압을 향상시키기 위한 접합마감(junction termination) 영역을 형성하여야 한다. 활성영역은 실제 반도체 소자가 동 작하는 부분으로 소자의 특성을 결정짓는 부분이며, 접합마감 영역은 반도체 소자의 항복 전압 특성을 개선시키 는 영역이다. 따라서, 최적의 항복 전압 및 낮은 파워 손실을 얻기 위해서는, 고전압 하에서의 효율적인 접합마 감(junction termination)이 필요하다. 특히, 실리콘 카바이드(SiC) 바이폴라 접합 트랜지스터의 경우, 베이스- 콜렉터 접합의 식각된 종단(etched termination) 및 베이스의 에지에 인접한 부위의 전계 값에 따라 항복 전압 이 달라질 수 있다. 따라서, 항복 전압을 높이기 위해서는 베이스-콜렉터 접합의 식각된 종단 및 베이스의 에지 와 인접한 부위의 전계를 줄이기 위한 접합마감의 최적화가 중요하다.
발명의 내용 해결하려는 과제
본 발명이 해결하고자 하는 과제는 항복 전압을 향상시킬 수 있는 접합마감을 갖는 바이폴라 접합 트랜지스터를 [0003]
제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 [0004]
아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
과제의 해결 수단
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 바이폴라 접합 트랜지스터는 기판, 상기 기 [0005]
판 상의 콜렉터층, 상기 콜렉터층 상의 베이스층, 상기 베이스층 상의 이미터층, 상기 콜렉터층 내에 배치되는
접합마감 확장 영역, 및 상기 접합마감 확장 영역 내에 배치되는 적어도 하나의 가드링들을 포함할 수 있다.
일 예로, 상기 접합마감 확장 영역은 상기 베이스층 일측에 배치될 수 있다.
[0006]
일 예로, 상기 접합마감 확장 영역 및 상기 가드링들은 상기 베이스층과 동일한 도전형을 가질 수 있다.
[0007]
일 예로, 상기 접합마감 확장 영역은 상기 베이스층보다 작은 도핑 농도를 가질 수 있다.
[0008]
일 예로, 상기 가드링들은 상기 베이스층보다 크거나 같은 도핑 농도를 가질 수 있다.
[0009]
발명의 효과
본 발명의 실시예들에 따른 바이폴라 접합 트랜지스터는 베이스-콜렉터 접합에 집중되는 전계의 강도를 완화시 [0010]
키는 접합마감 확장 영역, 및 그의 내부에 전계를 분산시키는 가드링들을 포함할 수 있다. 이로 인해, 본 발명 의 실시예들에 따른 실리콘 바이폴라 접합 트랜지스터는 베이스층과 콜렉터층의 에지 부분의 최대 전계 값을 억 제할 수 있다. 따라서 바이폴라 접합 트랜지스터의 항복 전압이 향상될 수 있다. 또한, 접합마감 확장 영역 및 가드링들의 형성을 위한 공정을 바이폴라 접합 트랜지스터 형성 공정과 동시에 진행할 수 있어, 공정을 단순화 할 수 있다.
도면의 간단한 설명
도 1은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터를 설명하기 위한 단면도이다.
[0011]
도 2는 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터의 항복 전압을 비교한 그래프이다.
발명을 실시하기 위한 구체적인 내용
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설 [0012]
명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명 [0013]
세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다 (comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 면(또는 층)이 다른 면(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 면(또 [0014]
는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 면(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 면들(또는 층들) 등을 기술하기 [0015]
위해서 사용되었지만, 이들 영역, 면들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 면(또는 층)을 다른 영역 또는 면(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라 서, 어느 한 실시예에서의 제 1 면으로 언급된 면이 다른 실시예에서는 제 2 면으로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예들은 그것의 상보적인 실시예들도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번 호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 [0016]
설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들 은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시 된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 [0017]
자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
[0018]
도 1은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터를 설명하기 위한 단면도이다. 여기서, 도 1은 수 [0020]
직적(vertical) npn 바이폴라 접합 트랜지스터의 액티브 영역(active region)을 나타낸다. 일 실시예에서는 npn 바이폴라 접합 트랜지스터를 예로 들어 설명하지만, 본 발명의 원리가 이에 한정되는 것은 아니다. 다른 실시예 에 따르면, 바이폴라 접합 트랜지스터는 pnp 바이폴라 접합 트랜지스터일수도 있다.
도 1을 참조하여, 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터(10a)는 기판(110), 콜렉터층(120), 베 [0021]
이스층(130), 이미터층(140), 콜렉터 컨택(122), 베이스 컨택(132), 베이스 컨택 고도핑 영역(134), 이미터 컨 택(142), 접합마감 확장 영역(150) 및 가드링들(152)을 포함할 수 있다.
기판(110)은 실리콘 카바이드(SiC)를 포함할 수 있다. 기판(110)은 n형의 도전형을 갖도록 불순물로 도핑될 수 [0022]
있다. 이와는 다르게, 바이폴라 접합 트랜지스터가 pnp 구조를 갖는 경우, 기판(110)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다.
기판(110) 상에 콜렉터층(120), 베이스층(130) 및 이미터층(140)이 순차적으로 적층될 수 있다. 베이스층(130) [0023]
은 콜렉터층(120)보다 작은 폭을 가질 수 있다. 이로 이해, 콜렉터층(120) 상면의 일부가 노출될 수 있다. 이미 터층(140)은 베이스층(130)보다 작은 폭을 가질 수 있다. 이로 인해, 베이스층(130) 상면의 일부가 노출될 수 있다. 즉, 콜렉터층(120), 베이스층(130) 및 이미터층(140)의 외측은 계단 형상을 가질 수 있다. 콜렉터층 (120), 베이스층(130) 및 이미터층(140)은 실리콘 카바이드(SiC)를 포함할 수 있다. 이때, 콜렉터층(120) 및 이 미터층(140)은 n형의 도전형을 갖고, 베이스층(130)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이로 인해, 콜렉터층(120), 베이스층(130) 및 이미터층(140)은 수직적(vertical) npn 구조의 바이폴라 트랜지스터를 형성할 수 있다.
기판(110)의 하면 상에 콜렉터 컨택(122)이 배치될 수 있다. 콜렉터 컨택(122)은 기판(110)을 거쳐 콜렉터층 [0024]
(120)과 전기적으로 연결될 수 있다. 예를 들어, 콜렉터 컨택(122)은 콜렉터층(120)과 오믹 컨택(ohmic contact)될 수 있다.
베이스층(130)의 노출된 일면 상에 베이스 컨택(132)이 배치될 수 있다. 베이스 컨택(132)과 베이스층(130) 사 [0025]
이에 베이스 컨택 고도핑 영역(134)이 배치될 수 있다. 베이스 컨택(132)과 베이스층(130)은 베이스 컨택 고도 핑 영역(134)을 통하여 전기적으로 연결될 수 있다. 예를 들어, 베이스 컨택 고도핑 영역(134)에 의해 베이스층 (130) 및 베이스 컨택(132)이 오믹 컨택(ohmic contact)될 수 있다. 베이스 컨택 고도핑 영역(134)은 p형의 도 전형을 갖도록 불순물로 도핑될 수 있다. 이때, 베이스 컨택 고도핑 영역(134)이 도핑되는 농도는 베이스층 (130)이 도핑되는 농도보다 높을 수 있다. 베이스 컨택 고도핑 영역(134)은 베이스층(130) 일부를 도핑하여 형 성될 수 있다. 일 예로, 노출된 베이스층(130)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 베이스 컨택 고도핑 영역(134)이 형성될 수 있다.
이미터층(140) 상에 이미터 컨택(142)이 배치될 수 있다. 이미터 컨택(142)은 이미터층(140)과 전기적으로 연결 [0026]
될 수 있다. 예를 들어, 콜렉터 컨택(122)은 콜렉터층(120)과 오믹 컨택(ohmic contact)될 수 있다.
콜렉터층(120) 상부에 접합마감 확장 영역(150)이 배치될 수 있다. 이때, 접합마감 확장 영역(150)의 상면은 노 [0027]
출될 수 있다. 접합마감 확장 영역(150)이 배치되는 위치는 베이스층(130)의 일측일 수 있다. 접합마감 확장 영 역(150)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 접합마감 확장 영역(150)은 p형의 도전 형을 갖도록 불순물로 도핑될 수 있다. 이때, 접합마감 확장 영역(150)이 도핑되는 농도는 베이스층(130)이 도 핑되는 농도보다 낮을 수 있다. 예를 들어, 접합마감 확장 영역(150)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 낮은 도핑 농도를 가질 수 있다. 접합마감 확장 영역(150)은 콜렉터층(120) 일부를 도핑하여 형성될 수 있다. 일 예로, 노출된 콜렉터층(120)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 접합 마감 확장 영역(150)이 형성될 수 있다. 도시된 바와는 다르게, 접합마감 확장 영역(150)은 복수 개로 제공될 수도 있다. 이에 대해서는, 다른 실시예에서 상세하게 설명한다.
접합마감 확장 영역(150) 상부에 적어도 하나의 가드링들(152)이 배치될 수 있다. 이때, 가드링들(152)의 상면 [0028]
은 노출될 수 있다. 가드링들(152)은 수평적 관점에서 일정한 간격으로 이격될 수 있다. 예를 들어, 가드링들 (152) 사이의 간격은 1 내지 10 마이크로 미터일 수 있다. 가드링들(152)은 베이스층(130)과 동일한 도전형을
가질 수 있다. 예를 들어, 가드링들(152)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 가드링들 (152)의 도핑 농도는 베이스층(130)의 도핑 농도보다 높을 수 있다. 또는, 가드링들(152)의 도핑 농도는 베이스 층(130)의 도핑 농도와 같을 수도 있다. 예를 들어, 가드링들(152)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베 이스층(130)보다 높거나 같은 도핑 농도를 가질 수 있다. 가드링들(152)은 접합마감 확장 영역(150) 일부를 도 핑하여 형성될 수 있다. 일 예로, 접합마감 확장 영역(150)의 상부에 이온 주입 공정(ion implantation)을 수행 하여, 가드링들(152)이 형성될 수 있다. 이때, 가드링들(152)을 형성하는 이온 주입 공정(ion implantation)은 베이스 컨택 고도핑 영역(134)을 형성하는 이온 주입 공정(ion implantation)과 동시에 진행될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터(10b)를 설명하기 위한 단면도이다. 본 발명의 [0029]
다른 실시예에 따른 바이폴라 접합 트랜지스터(10b)는 접합마감 확장 영역의 구성이 다른 것을 제외하고, 도 1 에서 도시되어 있는 바이폴라 접합 트랜지스터(10a)와 실질적으로 동일 또는 유사할 수 있다. 설명의 간소화를 위해, 중복되는 구성의 설명은 생략한다.
도 2를 참조하여, 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터(10b)는 복수의 접합마감 확장 영역 [0030]
들(150a, 150b)을 가질 수 있다. 콜렉터층(120) 상부에 접합마감 확장 영역들(150a, 150b)이 배치될 수 있다.
이때, 접합마감 확장 영역들(150a, 150b)의 상면은 노출될 수 있다. 접합마감 확장 영역(150a, 150b)이 배치되 는 위치는 베이스층(130)의 일측일 수 있다. 접합마감 확장 영역들(150a, 150b)은 상호 수평적으로 평행하도록 배치될 수 있다. 접합마감 확장 영역들(150a, 150b)은 각각 상호 인접한 접합마감 확장 영역들(150a, 150b)끼리 접할 수 있다. 접합마감 확장 영역들(150a, 150b)은 베이스층(130)의 외측방향으로 배열될 수 있다. 접합마감 확장 영역(150a, 150b)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 접합마감 확장 영역들 (150a, 150b)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 접합마감 확장 영역들(150a, 150b)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도보다 낮을 수 있다. 예를 들어, 접합마감 확장 영역(150a, 150b)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 낮은 도핑 농도를 가질 수 있다. 접합마감 확장 영역들(150a, 150b)이 도핑되는 농도는 상호 다를 수 있다. 접합마감 확장 영역들(150a, 150b)은 콜렉터층 (120) 일부를 도핑하여 형성될 수 있다. 일 예로, 노출된 콜렉터층(120)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 접합마감 확장 영역들(150a, 150b)이 도핑될 수 있다.
접합마감 확장 영역들(150a, 150b) 내에 가드링들(152)이 각각 배치될 수 있다. 이때, 가드링들(152)의 상면은 [0031]
노출될 수 있다. 가드링들(152)은 접합마감 확장 영역들(150a, 150b) 내에서 각각 수평적 관점에서 일정한 간격 으로 이격될 수 있다. 예를 들어, 가드링들(152) 사이의 간격은 1 내지 10 마이크로미터일 수 있다. 가드링들 (152)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 가드링들(152)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 가드링들(152)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도보다 높을 수 있다. 또는, 가드링들(152)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도와 같을 수도 있다. 예를 들어, 가드링들(152)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 높거나 같은 도핑 농도를 가질 수 있다. 가드링들(152)은 접합마감 확장 영역들(150) 일부를 도핑하여 형성될 수 있다. 일 예로, 접합마감 확장 영역(150)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 가드링들(152)이 도핑될 수 있다. 이때, 가 드링들(152)을 형성하는 이온 주입 공정(ion implantation)은 베이스 컨택 고도핑 영역(134)을 형성하는 이온 주입 공정(ion implantation)과 동시에 진행될 수 있다.
본 발명에 따라, 베이스-콜렉터 접합에 집중되는 전계의 강도를 완화시키는 접합마감 확장 영역 내에 다수의 가 [0033]
드링들을 배치하는 경우, 베이스층 및 콜렉터층 사이의 공핍 영역 내에 유기되는 전계가 분산되어 최대 전계값 이 낮아질 수 있다. 따라서, 바이폴라 접합 트랜지스터의 항복 전압이 증가할 수 있다. 도 3은 본 발명의 일 실 시예에 따른 바이폴라 접합 트랜지스터의 항복 전압을 비교한 그래프이다. 도 3의 그래프에서는 접합마감 확장 영역 내에 가드링들을 포함하지 않는 바이폴라 접합 트랜지스터(비교예 1)와 접합마감 확장 영역 내에 가드링들 을 더 포함하는 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터(실시예 1)에 대하여, BVCBO(이미터를 개 방한 상태에서 콜렉터-베이스 양단에 역방향 전압을 인가한 경우의 항복 전압)를 비교하였다. 도 3을 참조하여, 비교예 1의 바이폴라 접합 트랜지스터는 1250 내지 1500 볼트에서 전류가 흐르기 시작하였다. 실시예 1의 바이 폴라 접합 트랜지스터는 1750 내지 2000 볼트에서 전류가 흐르기 시작하였다. 즉, 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터는 항복 전압이 상승한 것을 알 수 있다.
또한, 본 발명의 실시예들에서 접합마감 확장 영역 및 가드링들을 형성하는 공정(예를 들어, 이온 주입 공정 [0034]
(ion implantation) 및 이온 확장을 위한 어닐링 공정(annealing))은 베이스 컨택 고도핑 영역을 형성하는 이온 주입 공정(ion implantation) 및 어닐링 공정(annealing)과 동시에 수행될 수 있다. 따라서, 추가적인 공정 없 이 항복 전압이 증가한 바이폴라 접합 트랜지스터가 형성될 수 있다.
상술한 실시예에서는 실리콘 카바이드(SiC)를 사용하는 바이폴라 접합 트랜지스터에 대하여 서술했지만, 본 발 [0036]
명의 원리가 이에 한정되는 것은 아니다. 본 발명의 원리는 접합마감이 필요한 반도체 소자(예를 들어, 다른 반 도체 재료를 사용한 바이폴라 접합 트랜지스터, 또는 절연 게이트 바이폴라 트랜지스터(IGBT, insulated gate bipolar transistor) 등)에 적용할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 [0038]
지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
부호의 설명
110: 기판 120: 콜렉터층 [0039]
122: 콜렉터 컨택 130: 베이스층
132: 베이스 컨택 134: 베이스 컨택 고도핑 영역 140: 이미터층 142: 이미터 컨택
150: 접합마감 확장 영역 152: 가드링
