MEMS 패키지용 Hollow Cu 관통비아의 형성공정
최정열·김민영·문종태1·오태성*
홍익대학교 신소재공학과, 1한국전자통신연구원 IT 융합부품연구소 SOP 연구팀
Formation of Hollow Cu Through-Vias for MEMS Packages
J. Y. Choi, M. Y. Kim, J. T. Moon1 and T. S. Oh*
Department of Materials Science and Engineering, Hongik University
1SOP Technology Team, IT Convergence & Components Laboratory, ETRI (2009년 12월 3일 접수: 2009년 12월 28일 게재확정)
초 록: MEMS 패키징용 hollow Cu 비아의 형성거동을 분석하기 위해, 펄스-역펄스 전류밀도 및 도금시간에 따른 hollow Cu 비아의 미세구조를 관찰하고 평균 두께 및 두께 편차를 측정하였다. 펄스-역펄스 전류밀도를 -5 mA/cm2와 15 mA/cm2로 유지하며 3시간 도금시 hollow Cu 비아의 평균 도금두께는 5 µm이었으며 표준편차는 0.63 µm이었다. 도 금시간을 6시간으로 증가시 평균 도금두께는 10 µm, 표준편차는 1 µm로 균일한 두께의 hollow Cu 비아를 형성하는 것 이 가능하였다. 펄스-역펄스 전류밀도를 -10 mA/cm2와 30 mA/cm2이상으로 증가시킨 경우에는 도금시간 증가에 따라 도금두께보다 도금두께의 표준편차가 더 크게 증가하여 균일한 hollow Cu 비아의 형성이 어려웠다.
Abstract: In order to investigate the formation behavior of hollow Cu via for MEMS packaging, we observed the microstructure of the Cu vias and measured the average thickness and the thickness deviation with variations of pulse- reverse pulse current density and electrodeposition time. With electrodeposition for 3 hours at the pulse and reverse pulse current densities of -5 mA/cm2 and 15 mA/cm2, the average thickness and the thickness deviation of the Cu vias were 5µm and 0.63 µm, respectively. With increasing the electrodeposition time to 6 hours, it was possible to form the Cu vias, of which the average thickness and thickness variation of the Cu vias were 10µm and 1 µm, respectively. With increasing the pulse and reverse pulse current densities to -10 mA/cm2 and 30 mA/cm2, Cu vias of uniform thickness could not be formed due to the faster increase of the thickness deviation than that of the average thickness with increasing the electrodeposition time.
Keywords: MEMS packaging, hollow Cu via, electrodeposition
1. 서 론
반도체 미세가공기술을 이용하여 전자회로와 기계부 품, 광 부품 또는 바이오 기능 등을 일체화시킨 MEMS 기술은 제품의 부가가치를 높이는 핵심기술로서 지난 20 년 동안 많은 발전이 이루어졌다.1,2) MEMS 기술의 장점 으로는 반도체 공정을 기반으로 하므로 웨이퍼 공정에 의 한 소형화와 저가격화가 가능하며, 한 개의 소자에 복수 개의 기능을 집적할 수 있어 집적화와 고성능화가 가능 하다는 것이다.
지금까지 MEMS 소자는 하드 디스크 헤드, 잉크젯프린 터 헤드, 압력센서, 가속도 센서, 광 스위치, 관성 센서, 유 체관련 부품 등에 주로 적용되었으며, 향후 군사, 항공우 주, 자동차, 정보통신, 바이오, 의료, 가전, 엔터테인먼트, 환경, 산업 프로세스 등 광범위한 응용 분야에 적용하기
위한 연구개발이 활발히 이루어지고 있다.1,2)
MEMS 소자에서 패키징에 소요되는 가격이 소자 가격 의 70% 이상을 차지하기 때문에, MEMS 제품의 경쟁력 을 향상시키기 위해서는 패키징 기술의 확보가 필수적이 다.3-5) 이제까지 MEMS 패키지는 주로 구동 기계구조물 과 회로가 동일 기판 내에 평면상으로 위치하며 cap 웨이 퍼는 단순히 이들의 밀봉 덮개용으로 사용되어 왔다. 그 러나 이와 같이 MEMS 센서와 IC 칩을 평면상으로 2차 원 배열한 패키지 구조로는 휴대전화, RFID, USN 등과 같은 제품의 소형화와 고기능화에 한계가 있다. 이와 같 은 문제점을 해결하기 위해, cap 웨이퍼에 수직으로 메탈 비아 interconnection을 형성한 후 cap 웨이퍼를 MEMS 센 서 웨이퍼에 스택하여 접속하는 삼차원 적층 패키지에 대 한 연구가 요구되고 있다.6-11)
이와 같은 삼차원 MEMS 적층 패키지는 크기 및 무게
*Corresponding author E-mail: [email protected]
의 현저한 감소와 더불어 전기적 성능의 향상, 보드 단위 면적당 소자 기능의 증가 및 공정가격 저하 등의 여러 장 점을 지니고 있다.12)
삼차원 스택 패키지용 관통-실리콘-비아 (TSV: Through- Silicon-Via)로서는 실리콘 칩에 비아(via) hole을 뚫고 이 를 전기도금한 Cu로 채운 Cu TSV가 주로 사용되고 있
다.13-16)그러나 Cu TSV를 이용한 칩 스택 패키지에서는
Cu를 전기도금하여 비아 hole을 완벽하게 채우는데 장시 간이 소요되는 문제점이 있다. 또한 Cu filling 공정이 전 기도금액의 조성, 첨가제의 종류와 함량, 전류모드와 전 류밀도 등의 도금공정 변수들에 의해 크게 좌우되기 때
문에,16-18) 기공이나 seam이 없는 Cu 비아를 형성하는 공정
조건을 잡기가 어려우며 수율이 낮다는 문제점이 있다. 이 와 더불어 Cu와 Si의 열팽창계수 차이에 기인한 열응력에 의해 장시간 사용시 Si 기판이 파단되는 문제점이 발생 할 수 있다. 이와 같은 Cu TSV의 문제점들은 전체 비아 hole의 내부를 Cu 도금으로 채우지 않고 비아 외벽에만 Cu 도금을 형성하는 hollow Cu 비아를 사용함으로써 해 결할 수 있다. Hollow Cu 비아 형성공정은 기존의 Cu TSV 공정과 비교하여 공정시간이 짧으며, 기공이나 seam 의 발생을 우려할 필요가 없기 때문에 공정이 전기도금 액의 조성 등과 같은 도금공정 변수들에 덜 민감하다는 장점이 있다. 또한 비아의 hollow 부위에서 Cu와 Si 사이 의 열팽창계수 차이에 의해 발생되는 열응력이 이완되는 장점이 있다.
본 연구에서는 MEMS 센서의 스택 패키징용 Si interposer를 개발하기 위한 연구로서, 전기도금조건에 따 른 hollow Cu 비아의 형성거동을 분석하였다. 이를 위해 전기도금 전류밀도 및 전기도금 시간을 변화시키며 hollow Cu 비아를 형성 후, hollow Cu 비아의 미세구조를 관찰하고 두께 및 두께 균일도를 측정하였다.
2. 실험 방법
Fig. 1에 hollow Cu 비아의 공정 모식도를 나타내었다. 4 인치 p형 Si 웨이퍼에 포토레지스트 층을 형성한 후, Deep RIE (Reactive Ion Etching)를 이용하여 깊이 150 µm, 직경 50µm인 비아 홀(via hole)들을 100 µm 피치로 형성하였다.
건식산화법을 이용하여 0.1 µm 두께의 SiO2 산화막을 비아 홀의 내벽 전면에 형성하였다. Hollow Cu 비아의 전기도 금을 위한 씨앗층으로서 SiO2계면과 접착력이 우수한 Ti 를 0.1 µm 두께로 스퍼터링 하였으며 그 위에 2 µm 두께 의 Cu를 스퍼터링 하였다. 이때 비아 홀의 바닥면과 측면 에 Ti/Cu 층이 형성되는 것을 돕기 위해 기판에 -100 V의 DC 바이어스 전압을 인가하였다.
Fig. 2와 같은 펄스-역펄스 (pulse-reverse pulse) 모드의 전원을 사용하여 전류밀도와 도금시간을 변화시키며 hollow Cu 비아를 형성하였다. Cu hollow 비아의 전기도 금에 사용한 용액은 0.5 M의 CuSO45H2O와 1 M H2SO4
용액에 억제제로서 PEG(Polyethylene Glycol) 300 ppm과 CuCl2 0.17 g/L, 가속제로 SPS를 10 ppm, 평탄제로 JGB (Janus Green B)을 80 ppm 첨가하여 제조하였다. 비아 홀이 형성된 Si 시편을 Cu 도금용액에 담구고 1×10-2 torr의 진 공도로 30분간 유지하여 비아 홀 내부에 포획되어 있는 기 포를 제거한 후 Cu 전기도금을 실시하였다. Hollow Cu 비 아를 전기도금으로 형성한 후, 주사전자현미경을 사용하 여 전기도금된 Cu 비아의 형상을 관찰하였다. Cu 비아의 단면을 관찰한 주사전자현미경 사진을 사용하여 비아 입 구와 바닥까지 사이에서 한 면에 10군데, 양 면에 20군데 의 두께를 재어 평균값과 표준편차를 구함으로써 hollow Cu 비아의 평균 두께와 두께 균일도를 측정하였다.
3. 결과 및 고찰
Fig. 3에 깊이 150 µm, 직경 50 µm인 비아 홀에 DC 마 그네트론 스퍼터링법으로 순차적으로 형성한 0.1 µm 두 께의 Ti 및 2 µm 두께의 Cu로 구성된 Ti/Cu 전기도금 씨 앗층의 주사전자현미경 사진을 나타내었다. 비아 홀의 바 닥 부위에서는 스퍼터링시의 shadow 효과에 의해 Cu 층 의 두께가 0.1 µm 정도로 감소하였으나, 비아 홀의 바닥 Fig. 1. Schematic illustration for the formation process steps of the hollow Cu via: (a) via hole formation, (b) formation of Ti/
Cu seed layer, (c) electrodeposition of Cu into via holes, and (d) formation of hollow Cu through-vias with chemical- mechanical polishing and back-side grinding.
Fig. 2. Schematic illustration for the pulse-reverse purse mode.
면까지 Ti/Cu 전기도금 씨앗층이 형성되어 있는 것을 관 찰할 수 있다.
Fig. 3과 같은 비아 홀 내에 전기도금으로 Cu 비아를 형 성시 DC(Direct Current) 모드를 사용하는 경우에는 PC (Pulse Current) 모드처럼 off time 이나 PRC(Pulse Reverse Current) 모드처럼 에칭되는 시간이 없기 때문에 상대적 으로 도금속도가 빠르다. 그러나 상대적으로 높은 이온 농도를 가지며 높은 전류밀도가 가해지는 비아 홀의 입 구 부위에서의 도금층 성장속도가 바닥 부위보다 훨씬 빠 르기 때문에,15,17,18) hollow 비아를 형성하는 경우에는 도 금 두께의 균일성이 떨어지며 비아 filling 시에는 바닥 부 위의 도금층이 미처 성장하기 전에 입구가 막혀 비아 내 부에 결함을 발생시키게 된다. DC 모드를 사용하는 경우 도금용액 내에 가속제와 억제제를 첨가함으로써 도금 두 께의 균일성을 향상시키고 입구 부위가 막히는 현상을 어 느 정도 억제하는 것이 가능하다. 이와 더불어 도금전류 모드를 펄스-역펄스 모드로 변경하여 주어도 도금 두께 의 균일성을 향상시킬 수 있으며 비아 홀의 개구부가 닫 히는 현상에 의한 내부결함을 상당부분 줄일 수 있는데, 이는 역펄스 주기시에 개구부의 도금 부위가 에칭되어 깎 여나가며 또한 off 주기시에 도금액 내의 Cu2+ 이온들이 비아 홀 내로 확산하여 들어갈 수 있기 때문이다. 본 연 구에서는 비아 홀의 개구부와 바닥부에서 두께가 비교적 균일한 hollow Cu 비아를 형성하기 위해 Cu 도금액에 첨 가제를 첨가하고 펄스-역펄스 모드를 사용하여 hollow Cu 비아를 전기도금하였다.
Fig. 2의 펄스-역펄스 모드에서 -5 mA/cm2의 펄스 전류 밀도를 85초간 유지 후, 전류를 가하지 않은 상태로 30초
간 유지하고 15 mA/cm2의 역펄스 전류밀도를 15초간 유 지하고 다시 휴지기를 30초간 유지하는 펄스-역펄스 모 드로 3시간 및 6시간 도금한 hollow Cu 비아의 단면 주 사전자현미경 사진을 Fig. 4에 나타내었다. Fig. 2(a)와 같 은 펄스-역펄스 조건으로 3시간 도금시 hollow Cu 비아의 평균 도금두께는 5.08 µm이었으며 표준편차는 0.63 µm로 균일한 도금이 가능하였다. 도금시간을 6시간으로 증가시 에는 평균 도금두께가 9.95 µm, 표준편차가 1.01 µm로 3 시간 도금한 시편에 비해 평균 도금두께는 2배 증가한 반 면 표준편차는 1.6배 증가하여, 이 도금조건을 사용시 두 꺼운 hollow Cu 비아도 균일한 두께로 도금하는 것이 가 능할 것으로 판단된다.
Fig. 2의 펄스-역펄스 모드에서 -10 mA/cm2의 펄스 전 류밀도를 85초간 유지 후, 전류를 가하지 않은 상태로 30 초간 유지하고 30 mA/cm2의 역펄스 전류밀도를 15초간 유지하고 다시 휴지기를 30초간 유지하는 펄스-역펄스 모드로 1.5시간 및 3시간 도금한 hollow Cu 비아의 단면 주사전자현미경 사진을 Fig. 5에 나타내었다. 이와 같은 펄스-역펄스 모드로 1.5시간 도금한 hollow Cu 비아의 평 균 두께는 6.42 µm, 표준편차는 1.06 µm이었다. 도금시간 을 3시간으로 증가시킨 시편의 경우 Cu 비아의 평균 도 금두께는 7.38 µm, 표준편차는 2.19 µm로 증가하였다. 이 두 시편의 비교에서 도금시간을 2배 증가시킴에 따라 평 균 도금두께가 1.15배 증가한 반면에 표준편차가 2.07배 Fig. 3. Scanning electron micrographs of the Ti/Cu layer sputtered on
the via hole surface as a seed layer for Cu electrodepsition: (a) top and (b) bottom of a via hole.
Fig. 4. Scanning electron micrographs of the hollow Cu vias electrodeposited at the pulse and reverse pulse current densities of -5 mA/cm2 and 15 mA/cm2 for (a) 3 hours and (b) 6 hours.
증가하여 도금시간의 증가에 따라 도금 두께의 편차가 크 게 증가하여 이 조건으로는 균일한 hollow Cu 비아의 형 성이 어렵다는 것을 알 수 있다.
Fig. 2의 펄스-역펄스 모드에서 -20 mA/cm2의 펄스 전 류밀도를 85초간 유지 후, 전류를 가하지 않은 상태로 30 초간 유지하고 60 mA/cm2의 역펄스 전류밀도를 15초간 유지하고 다시 휴지기를 30초간 유지하는 펄스-역펄스 모드로 45분 및 1.5시간 도금한 hollow Cu 비아의 단면 주사전자현미경 사진을 Fig. 6에 나타내었다. 이와 같은
펄스-역펄스 조건으로 45분 도금시 hollow Cu 비아의 평 균 도금두께는 4.04 µm이었으며 표준편차는 0.82 µm이 었다. 도금시간을 1.5시간으로 증가시에는 평균 도금두께 는 6.89 µm, 표준편차는 1.65 µm로 증가하였다. 이 두 시 편의 비교에서 도금시간을 2배 증가시킴에 따라 평균 도 금밀도가 1.7배 증가한 반면에 표준편차가 2배 증가하였 다. 도금두께의 증가보다 두께 편차가 더 크게 증가하는 결과로부터 이와 같은 펄스-역펄스 조건으로는 두께가 비교적 두꺼우며 균일한 hollow Cu 비아의 형성이 어려 Fig. 5. Scanning electron micrographs of the hollow Cu vias
electrodeposited at the pulse and reverse pulse current densities of -10 mA/cm2 and 30 mA/cm2 for (a) 1.5 hours and (b) 3 hours.
Fig. 6. Scanning electron micrographs of the hollow Cu vias electrodeposited at the pulse and reverse pulse current densities of -20 mA/cm2 and 60 mA/cm2 for (a) 45 minutes and (b) 1.5 hours.
Table 1. Average thickness and thickness deviation of the Cu via with variations of electrodeposition current densities and time.
Current density Electrodeposition
time (hr)
Average thickness (µm)
Thickness deviation (µm) Pulse current (mA/cm2) Reverse pulse current (mA/cm2)
-5 15 3 5.1 0.6
6 10.0 1.0
-10 30 1.5 6.4 1.1
3 7.4 2.2
-20 60 0.75 4.0 0.8
1.5 6.9 1.7
움을 알 수 있다. Table 1에 펄스-역펄스 전류밀도와 도금 시간에 따른 hollow Cu 비아의 두께와 두께 편차를 정리 하였다. 펄스-역펄스 전류밀도를 -5 mA/cm2와 15 mA/
cm2로 낮춤으로써 도금시간이 증가하나 비아 개구부에 전류밀도가 집중되는 정도가 낮아져서, 평균 도금두께 10µm에 표준편차 1 µm인 균일한 두께의 hollow Cu 비 아를 형성하는 것이 가능하였다. 반면 펄스-역펄스 전류 밀도를 -10 mA/cm2와 30 mA/cm2 이상으로 증가시에는 도금시간의 증가에 따른 도금두께의 증가보다 도금두께 의 표준편차가 더 크게 증가하여 균일한 hollow Cu 비아 의 형성이 어려웠다.
4. 결 론
펄스-역펄스 모드를 사용하여 MEMS 스택 패키징용 hollow Cu 비아의 형성공정에 대한 연구를 수행하였다.
펄스-역펄스 전류밀도를 -5 mA/cm2와 15 mA/cm2로 유지 하며 전기도금함으로써 두께편차가 작은 균일한 두께의 hollow Cu 비아를 형성하는 것이 가능하였다. 이와 같은 펄스-역펄스 조건으로 3시간 도금시 hollow Cu 비아의 평 균 도금두께는 5 µm이었으며 표준편차는 0.63 µm이었다.
도금시간을 6시간으로 증가시 평균 도금두께는 10 µm, 표 준편차는 1 µm로 균일한 두께의 hollow Cu 비아를 형성 하는 것이 가능하였다. 도금시간을 증가시킴에 따라 도 금두께보다 표준편차가 더 작게 증가하는 거동으로부터 이 조건을 사용하여 두꺼운 hollow Cu 비아도 균일한 두 께로 도금하는 것이 가능할 것으로 판단된다. 펄스-역펄 스 전류밀도를 -10 mA/cm2와 30 mA/cm2 및 -20 mA/cm2 와 30 mA/cm2로 증가시킨 경우에는 도금시간의 증가에 따른 도금두께의 증가보다 두께 표준편차가 더 크게 증 가하여 이들 조건으로는 균일한 hollow Cu 비아의 형성 이 어려웠다.
감사의 글
본 연구는 한국전자통신연구원의 지원에 의해 이루어 졌습니다. 실험을 도와준 유태선 씨에게 감사드립니다.
참고문헌
1. S. H. Park, T. S. Oh, Y. S. Eum, and J. T. Moon, “Intercon- nection processes using Cu vias for MEMS sensor packages”, J. Microelectron. Packag. Soc., 14 (2007) 63-69.
2. S. K. Kim, T. S. Oh, and J. T. Moon, “Cap formation process for MEMS packages using Cu/Sn rim bonding”, J. Micro- electron. Packag. Soc., 15 (2008) 31-39.
3. A. C. Imhoff, “Packaging technologies for RFICs : current status and future trends”, 1999 IEEE Radio Frequency Inte-
grated Circuits (RFIC) Symp., (1999) p.7
4. H. Reichl, V. Grosser, “Overview and development trends in the field of MEMS packaging”, Proc. IEEE MEMS 2001 Conf., (2001) pp.1-5.
5. C. Statter, E. Olson, and K. Farmer, “Design and fabrication of a miniature pressure sensor head using direct bonded ultra- thin silicon wafers”, J. Micromech. Microeng., 7 (1996) 108- 110.
6. T. Seki T, S. Sato, T. Masuda, I. Kimura, and K. Imanaka K,
“Low-loss RF MEMS metal-to-metal contact switch with CSP structure”, Tech. Dig. 12th Int. Conf. Solid-state Sensors, Actuators and Microsystems, Boston, MA, (2003) pp.340- 341.
7. M. Sakata, Y. Komura, T. Seki, K. Kobayashi, K. Sano, and S. Horike, “Micromachined relay switch which utilizes single crystal silicon electrostatic actuator”, Proc. 12th IEEE Int.
Conf. MEMS, Orlando, FL, (1999) pp.21-24.
8. R. M. Henderson and L. P. B. Katehi, “Silicon-based micro- machined packages for high-frequency application”, IEEE Trans. Micro. Theory Tech., 47 (1999) 1563-1569.
9. A. Margomenos and L. P. B. Katehi, “Fabrication and accel- erated hermeticity testing of and on-wafer package for RF MEMS”, IEEE Trans. Micro. Theory Tech., 52 (2004) 1626- 1636.
10. Y. K. Park, H. W. Park, D. J. Lee, J. H. Park, J. S. Song, C.
W. Kim, Y. H. Lee, C. J. Kim, and B. K. Ju, “A novel low- loss wafer-level packaging of the RF-MEMS devices”, Proc.
15th IEEE Int. Conf. MEMS. Las Vegas, NV, (2002) pp 681- 681.
11. U. Klein, “The advent of silicon microphones in high-volume applications”, MST News, (2001).
12. Y. K. Park, Y. K. Kim, H. Kim, D. J. Lee, C. J. Kim, B. K.
Ju, and J. O. Park, “A novel thin chip scale packaging of the RF-MEMS devices using ultra thin silicon”, IEEE MEMS Conf., (2003) p.73.
13. P. Arunasalam, H. D. Ackler, and B. G. Sammakia, “Process integration for through-silicon vias”, J. Vac. Sci. Technol., B24 (2006) 1780-1784.
14. C. Ryu, J. Park, J. S. Pak, K. Y. Lee, T. S. Oh, and J. Kim,
“Suppression of power/ground inductive impedance and simultaneous switching noise using silicon through-via in a 3-D stacked chip package”, IEEE Microwave Wireless Comp. Lett., 17 (2007) 855-857.
15. K. W. Lee, Teck-Soo Oh, J. H. Lee, and T. S. Oh, “Electrical characteristics of the three-dimensional interconnection struc- ture for the chip stack package with Cu through vias”, J. Elec- tron. Mater., 36 (2007) 123-128.
16. W. P. Dow and C. W. Liu, “Evaluating the filling performance of a copper plating formula using a simple galvanostat method”, J. Electrochem. Soc., 153 (2006) C190-C194.
17. T. Kobayashi, J. Kawasaki, K. Mihara, H. Honma, “Via-fill- ing using electroplating for build-up PCBs”, Electrochimica Acta, 47 (2001) 85-89.
18. D. Varadarajan, C. Y. Lee, A. Krishnamoorthy, D. J. Duquette, and W. N. Gill, “A tertiary current distribution model for the pulse plating of copper into high aspect ratio sub-0.25 µm trenches”, J. Electrochem. Soc., 147 (2000) 3382-3392.
