A Low Noise Low Power Capacitive Instrument Amplifier for Bio-Potential Detection

http://dx.doi.org/10.5369/JSST.2017.26.5.342 pISSN 1225-5475/eISSN 2093-7563

생체 신호 측정용 저 잡음 저 전력 용량성 계측 증폭기

박창범 · 정준모 · 임신일⁺

A Low Noise Low Power Capacitive Instrument Amplifier for Bio-Potential Detection

Chang-Bum Park, Jun-Mo Jung, and Shin-Il Lim⁺

Abstract

We present a precision instrument amplifier (IA) designed for bio-potential acquisition. The proposed IA employs a capac- itively coupled instrument amplifier (CCIA) structure to achieve a rail-to-rail input common-mode range and low gain error.

A positive feedback loop is applied to boost the input impedance. Also, DC servo loop (DSL) with pseudo resistors is adopted to suppress electrode offset for bio-potential sensing. The proposed amplifier was designed in a 0.18 μm CMOS technology with 1.8V supply voltage. Simulation results show the integrated noise of 1.276 μVrms in a frequency range from 0.01 Hz to 1 KHz, 65dB SNR, 118dB CMRR, and 58MΩ input impedance respectively. The total current of IA is 38 μA. It occupies 740 μm by 1300 μm including the passive on-chip low pass filter.

Keywords: Instrument Amplifier, Bio-potential sensing, Sensor interfaces, CCIA

1. 서 론

의학적인 질병들을 진단하고 치료하기 위해 생체응용 회로 들이 많이 개발되어 왔다. 최근에는, IoT의 발달과 더불어 생 체응용 분야에서 적용할 수 있는 무선 센서들이 개발되고 있 으며, 이러한 센서들을 포함한 시스템은 일반적으로 배터리기 반으로 동작하기 때문에 저 전력 설계가 요구된다. Fig. 1은 생체신호측정 시스템의 아날로그 전 단부(AFE)를 보여주고 있다. 일반적으로 생체신호를 측정하기 위한 계측 증폭기(IA) 는 센서에서 검출된 신호를 적절하게 증폭시키기 위하여 사용 되며, Fig. 1과 같은 아날로그 전 단부에서 초단에 위치하게 된다. 생체신호는 크게 뇌파, 심전도, 근전도 신호로 분류되고 수백 uV에서 수 mV의 크기를 가지며, 0.1 Hz에서 10 kHz의 주파수 범위에 분포되어 있다. 이러한 미세한 생체신호를 수 집하여 분석하기 위해서는 외부에서 들어오는 잡음뿐 아니라 회로에서 발생하는 고주파 잡음(thermal noise) 및 증폭기의

오프셋을 포함한 저주파 잡음(flicker noise)이 생체신호의 크 기보다 작아야 한다. 특히, 생체신호는 대부분 1 kHz 이내의 저주파 영역에 분포되어 있기 때문에 저주파 잡음을 줄이는 것이 매우 중요하다. 또한, 전극을 인체의 부착하였을 때 상대 적으로 생체신호보다 현저히 큰 DC 오프셋이 발생하게 된다 . 이러한 DC 오프셋이 계측 증폭기로 인가되면, 계측 증폭기 의 출력이 포화될 수 있기 때문에 반드시 제거되어야 한다. 본 논문에서는 증폭기의 오프셋과 저주파 잡음을 효과적으로 줄 일 수 있는 초퍼 안정화 기법을 적용하였고[1,2], 전극 오프셋 을 제거하기 위해 저역 필터를 피드백 시켜 입력에서 고역 필 터 특성을 구현하는 전극 오프셋 제거 루프(DC servo loop) 를 적용하였다[3,4]. 또한 입력 저항을 향상시키기 위하여 정 궤환 루프(positive feedback loop)를 적용하였다[5]. 본 논문 에서는 이러한 기술들을 결합하여 전극 오프셋을 제거하고, 상 대적으로 높은 입력 저항을 가진 저전력 저잡음 계측 증폭기 를 제안한다.

서경대학교 전자공학과 (Dept. of Electronics Engineering, Seokyeong Uni- versity)

124, Seokyeong-ro, Seongbuk-gu, Seoul, 02713, Korea

+Corresponding author: [email protected]

(Received: Sep. 14, 2017, Revised: Sep. 14, 2017, Accepted: Sep. 20, 2017)

This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(http://creativecommons.org/

licenses/bync/3.0) which permits unrestricted non-commercial use, distribution,

and reproduction in any medium, provided the original work is properly cited.

Fig. 1. Analog front-end block diagram

2. 본 론

2.1 기존의 계측 증폭기

계측 증폭기는 여러 가지 구조로 구현되며, 각 구조마다 장단 점이 존재한다. 고전적인 계측 증폭기는 3개의 연산증폭기와 다 수의 저항을 사용하여 구현된다[6]. 3개의 연산증폭기를 사용한 계측 증폭기는 입력 신호가 연산 증폭기 내부의 입력 모스 소 자의 게이트 단자로 인가되기 때문에, 매우 높은 입력 저항을 가지며 선형성이 좋다는 장점이 있다. 하지만 다수의 연산증폭 기로 인해 전력 소모가 크며, 입력으로 인가되는 동상전압에 의 해 출력전압범위가 결정되기 때문에 전 영역 동작이 힘들다는 단점이 있다. 또한, 다수의 저항으로 인해 실제 구현 시 미스매 치가 상대적으로 크기 때문에 이득의 오차가 크게 발생할 수 있 다[6]. 또 다른 계측 증폭기 구조로는, 전류 궤환 방식을 사용한 증폭기(current feedback amplifier)가 있다[7]. 전류 궤환 증폭기 는 고전적인 계측 증폭기와 마찬가지로 우수한 입력 저항을 가 지며, P-type과 N-type의 모스를 같이 사용하여 전 영역의 입력 을 받아들이도록 할 수 있다. 하지만, 전 영역 입력범위를 갖게 하면서 높은 이득의 정확도를 달성하기는 쉽지 않다. 또한, 전 류 궤환 증폭기의 이득은 입력 트랜스 컨덕턴스(gm1)와 궤환 트랜스 컨덕턴스 (gm2)의 비로 결정이 되며 아래의 수식으로 표현 된다.

(1)

위 수식에서 트랜스 컨덕턴스는 입력 동상전압의 함수이기 때 문에, 입력 동상전압에 따라 증폭기의 이득이 변하게 된다는 단 점이 있다.

이외에도 저항성 궤환 증폭기(resistive feedback amplifier)가 있다[8]. 하지만 저항성 궤환 증폭기 구조는 입력 저항이 계측 증폭기의 입력 앞 단 저항 값에 따라 결정되며, 해당 저항 값을 키우면 입력 저항은 증가하지만 잡음도 커진다는 단점이 있다.

위에 소개한 모든 구조는 궤환 루프에 저항이 존재하며, 연산증 폭기에서 이 궤환 루프를 구동하기 위한 최소 전류가 보장되어 야 한다. 따라서 전력 효율이 떨어진다는 단점이 있다. 위와 같 은 저항성 궤환 증폭기의 단점을 보완하기 위해 최근에는 정전 결합(capacitively-coupled) 구조를 적용한 계측 증폭기가 활발히 연구되고 있다[1-5]. 정전 결합 구조의 계측 증폭기는 앞서 2장 에서 소개한 저항성 궤환 방식의 계측 증폭기들에 비해 다음과 같은 장점들을 가지고 있다. 입력 단의 커패시터로 인해 입력 동상 전압에 관계없이 전 영역 동작이 가능하다. 또한, 궤환 루 프에 저항이 없기 때문에 궤환 루프의 저항을 구동 시키기 위 한 소모 전류가 없어 전류 효율이 좋다. 그리고 커패시터는 칩 내부에서 구현 시 저항보다 미스매치가 현저히 적기 때문에 추 가 비용을 요구하는 트리밍 등의 기술을 사용할 필요가 없고,

적은 이득 오차를 갖는다. Fig. 2는 정전 결합 초퍼 안정화 계 측 증폭기의 회로도이다[9]. 해당 계측 증폭기는 입력 커패시터 (Cin)과 궤환 루프의 커패시터(Cf)에 비에 의해서 이득이 결정 되며, 입력 기준 잡음은 아래의 수식으로 표현할 수 있다[10].

(2) 하지만 Fig. 2에서 1/f노이즈 제거를 위한 초퍼 회로의 스위 칭 동작과 연산 증폭기의 입력 기생 커패시터로 인한 등가저항 (Req) 으로 인해 추가 잡음이 발생하며, 실제로는 아래의 수식으 로 표현된다[11].

(3)

따라서 이상적인 잡음 특성에 가깝게 구현하기 위해서는 입 력 커패시터를 매우 키워야 한다. 해당 구조를 적용한 논문에서 는 저주파 잡음을 줄이기 위해 약 300pF-500pF의 커패시터를 사용하였고, 외부 커패시터로 구현하였다[9]. 이러한 외부 커패 시터는 큰 면적을 차지하기 때문에 외부 소자가 증가하여 전체 시스템 면적이 커질 뿐 아니라, 제작비용도 증가하는 단점이 있다.

2.2 제안하는 계측 증폭기

Fig. 3은 제안하는 계측 증폭기의 회로도를 보여준다. 제안하 는 계측 증폭기는 정전 결합 구조(capacitively-coupled instrument amplifier)로 설계하였다. 제안하는 계측 증폭기의 이득은 아래 의 수식과 같다.

(4) 수식(4)에서 A0는 연산증폭기의 개루프이득(open loop gain) 을 나타내며, 개루프이득이 매우 크다고 가정하면 아래와 같은 수식으로 표현된다.

(5) A

Vout

--- Vin gm1 gm2 ---

≈

=

Fig. 2. Capacitively-coupled chopper instrument amplifier

즉, 입력 커패시터와 궤환 루프의 커패시터 비로 계측 증폭기 의 이득이 결정된다.

제안하는 계측 증폭기는 2장의 Fig. 2의 계측 증폭기와는 다 르게 입력 커패시터 앞 단에 초퍼 회로를 적용하였다[3-5]. 해 당 구조는 초퍼 회로의 스위치와 연산 증폭기의 입력 기생 커 패시터로 인한 잡음의 증가가 없기 때문에, 작은 입력 커패시터 로도 구현이 가능하다는 장점이 있다. 하지만, 사용한 계측 증 폭기의 정전 결합 방식은 크게 다음과 같은 두 가지 문제점이 발생한다. 첫 번째는 입력 커패시터(C

)와 초퍼 회로의 주파수 (f

)로 발생하는 등가저항 때문에 입력 저항이 낮아진다. 두 번 째는 초퍼 회로로 인해 고역 주파수로 변조된 계측 증폭기의 오 프셋과 저주파 잡음이 출력의 리플(ripple)로 나타나게 된다.

따라서 입력 저항을 향상시키기 위하여 정궤환 루프(PFL)를 적용하였고[5], 출력의 리플을 제거하기 위해 최종 출력 단에 고 폴리(high-poly) 저항과 커패시터를 이용해 칩 내 저역 필터(LPF) 를 구현하였다. 또한, 입력으로 들어오는 전극 오프셋을 제거하 기 위해 전극 오프셋 제거 루프(DSL)를 적용하였다[3,4]. 설계 된 정전 결합 방식의 계측 증폭기는 기존의 이러한 기술들을 결 합하여 전극 오프셋을 제거하고, 향상된 입력 저항을 가지며, 어 떠한 외부 소자도 사용하지 않고 칩 내에 구현할 수 있도록 설 계하였다.

2.2.1 전극 오프셋 제거 루프(DC servo loop)[3,4]

Fig. 4는 궤환 루프가 적용된 시스템의 간단한 블록도 이다.

해당 시스템의 전달 함수를 구하면 아래의 수식과 같다.

(6)

(7)

수식(6)은 부궤환 루프가 적용된 시스템의 전달함수를 나타내

고, 여기서 A는 개루프 이득이며 B는 궤환 계수(feedback factor) 이다. Fig. 4의 나타나듯이 B는 저역 필터로 구현되었기 때문에, 저역 필터의 전달함수를 대입하여 풀면 수식 (7) 로 나타난다.

따라서 저역 필터를 궤환 루프에 구현하면 전체 시스템의 전달 함수는 고역 필터의 형태로 나타나게 된다. 입력으로 들어오는 전극 오프셋은 1 Hz 미만의 매우 낮은 주파수를 갖고 있기 때 문에, 궤환 루프의 저역 필터의 –3dB 주파수를 1Hz 미만이 되 도록 해야 한다. 이를 구현하기 위해서는 수십 GΩ단위의 저항 이 필요하지만, 이러한 큰 저항은 일반적인 폴리(poly) 저항으 로 구현하는 것은 불가능하다. 본 논문에서는 적은 면적으로 큰 저항을 구현할 수 있는 가상(pseudo) 저항[3]을 사용하여 해결 하였다. 실제 구현된 전극 오프셋 제거 루프 회로는 Fig. 3에 나 타나 있으며, 출력에 위치한 커패시터(C

) 는 증폭기(Gm1)의 양 입력의 바이어스 전압(V

) 과 적분기의 출력전압을 분리시키는 역할을 한다.

2.2.2 정궤환 루프(Positive feedback loop)[5]

Fig. 5는 정궤환 루프를 적용한 정전 결합 계측 증폭기를 보 여준다. 일반적으로 입력 저항이 무한대가 되기 위해서는 입력 으로 흐르는 전류를 0로 만들어주면 되고 수식으로 표현하면 다 음과 같다.

(8)

입력 저항이 유한한 어떤 값을 가진다면, 입력으로 흐르는 전 류가 존재하며 이때 계측 증폭기의 출력에서 부궤환 루프에도 전류(I

, I

) 가 흐르게 된다. 본 논문에서는 정궤환 루프를 적용 하여 부궤환 루프에 흐르는 전류와 최대한 동일한 전류(I

, I

) Fig. 3. Proposed instrument amplifier

Fig. 4. Simple block diagram of feedback system

를 생성하여 입력으로 흐르는 전류를 줄여 주면 결과적으로 입 력 저항을 향상시킬 수 있다.

(9) 수식(6)에서 I

와 I

는 아래와 같이 표현된다[4].

(10)

(11) 수식(10)은 계측 증폭기의 출력에서 정궤환 루프를 통해 입력 으로 흐르는 전류를 나타내며, 수식(11)은 계측 증폭기의 출력 에서 부궤환 루프를 통해 연산 증폭기의 입력으로 흐르는 전류 를 나타낸다. 해당 수식에서 전압이 수식(10)처럼 2(Vout-Vin) 으로 표현되지 않는 이유는 부궤환 루프의 전류는 연산 증폭기 의 양 입력으로 흐르고 연산 증폭기의 양 입력은 가상 접지이 기 때문에 Vin = 0을 만족하게 되어 생략될 수 있다.

수식(10)과 (11)로부터 I

= I

조건을 만족하게 하는 C

를 구하면 아래의 수식으로 표현된다.

(12)

수식 (12)에서 A는 계측 증폭기의 이득을 나타낸다. 본 논문 에서는 A=10으로 설계하였고, 따라서 C

= 1.111·C

의 값 으로 설정하였다.

3. 시뮬레이션 결과

위의 설계 제안을 0.18 μm CMOS 공정을 이용하여 반도체 칩으로 설계하였다. 아래의 모든 모의실험 결과는 레이아웃 상 의 기생 저항 및 커패시터 값을 포함한 모의실험(post-simulation) 결과이다. Fig. 6은 초퍼 회로 유무에 따른 입력 기준 잡음 결 과를 보여준다. 0.01 Hz에서 초퍼 회로가 없을 때 입력기준 잡

음은 약 33 mV/√Hz 이고, 초퍼 회로를 적용하였을 때는 약 2.4 μV/√Hz 로 매우 크게 개선되었다. 1 kHz 에서는 약 35 nV

√Hz로 나타났다. Fig. 7은 전달 함수 결과를 보여준다. 전극 오 프셋 루프를 적용하여 0.7Hz에서 고역 차단 주파수를 가진다.

칩 내 저역필터는 약 3kHz의 차단 주파수를 갖도록 설계하였 고, 거의 동일한 값으로 나타났다. Fig. 8은 정궤환 루프 유무에 따른 입력 저항 결과를 나타낸다. 정궤환 루프가 없을 때, 약 2.2MΩ 의 입력 저항을 가지고 있었는데, 정궤환 루프를 적용하 였을 때는 58MΩ으로 약 26배 향상된 결과 값을 얻었다. Fig.

9 는 출력 파형을 FFT를 통해 주파수축으로 나타낸 신호대 잡음 Fig. 5. Capacitively-coupled chopper instrument amplifier with a

positive feedback loop

Fig. 6. Simulated noise results depending on chopping

Fig. 7. Simulated Transfer function

Fig. 8. Simulated input impedance depending on positive feedback

loop

결과이다. 출력 신호가 칩 내 저역 필터를 통과한 후 약 65dB 의 신호대 잡음을 얻었다. Fig. 10은 설계된 계측 증폭기의 레 이아웃 결과이다. 면적은 약 740 μm x 1300 μm 이다. 표 1은 설계된 계측 증폭기의 성능요약과 논문 [2]의 계측 증폭기와 비 교한 표이다. 비교한 계측 증폭기 보다 적은 노이즈와 면적을 가지며, 높은 임피던스를 달성할 수 있었다. 제안된 계측 증폭 기는 하나의 연산 증폭기당 약 10μA의 전류로 동작하도록 설 계되어 전체적으로 38 μA의 전류를 소모한다.

4. 결 론

본 논문에서는 생체신호 수집용 저잡음 저전력 계측 증폭기 를 제안하였다. 증폭기의 오프셋과 저주파 잡음을 낮추기 위해 초퍼 회로를 사용하였다. 입력 저항을 향상시키기 위하여 정궤 환 루프를 적용하였고, 입력 단 전극 오프셋을 제거하기 위하여 전극 오프셋 제거 루프를 적용하였다. 입력 동상 전압에 관계없 이 전 영역에서 동작이 가능하며, 전력 효율이 좋은 장점을 가 진 정전 결합 구조의 계측 증폭기를 제안하였다. 제안된 계측 증폭기는 어떠한 외부 소자도 사용하지 않고 구현되었다. 제안 된 생체신호 수집용 계측 증폭기는 1.276 μVrms의 적분된 입력

기준 잡음을 갖고, 58 MΩ의 크게 향상된 입력 저항을 갖는다.

전원전압 1.8 V에서 동작하며 65 dB의 신호 대 잡음, 118 dB의 공통모드 제거비를 얻었으며 전체 전류소모는 약 38 μA이다.

감사의 글

본 연구는 미래창조과학부 및 정보통신기술진흥센터의 대학 ICT 연구센터육성 지원사업의 연구결과로 수행되었음 (IITP-2017- 2012-0-00641).

CAD 툴은 반도체 교육 센터(IDEC)를 통해서 지원 받음.

REFERENCES

[1] R. R. Harrison, P. T. Watkins, R. J. Kier, R. O. Lovejoy, D.

J. Black, B. Greger, and F. Solzbacher, “A low-power inte- grated circuit for a wireless 100-electrode neural recording system,” IEEE J. Solid-State Circuits, Vol. 42, No. 1, pp.

123-133, Jan. 2007

[2] S. B. Lee, H.-M. Lee, M. Kiani, U.-M. Jow, and M. Gho- vanloo, “An inductively powered scalable 32-channel wire- less neural recording system on-a-chip for neuroscience applications,” IEEE Trans. Biomed. Circuits Syst., Vol. 4, No. 6, pp. 360-371, Dec. 2010.

[3] R. F. Yazicioglu etal., “200 uW eight-channel EEG acquis- tion ASIC for ambulatory EEG systems,” in IEEE Int.

Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, 2008, pp. 164-165.

[4] J. Yoo, et. al. “An 8-Channel Scalable EEG Acquisition Fig. 9. Simulated FFT of output voltage depending on LPF

Fig. 10. Layout

Table 1. Performance summary of proposed IA & Comparison This work JSSC 2010 [2]

Technology 0.18 μm(Magna) 0.5 μm Structure Fully differential

CCIA

Fully differential CCIA

Supply 1.8 V 3 V

Power Digital 280 nA

25 μA

Analog 38 μA

Peak Input 160 mV 3 mV

Input-referred noise 35 nV/√Hz NA Integrated noise 1.276 μVrms 9.3 μVrms

Noise BW 0.01Hz ~ 1kHz 1Hz ~ 10kHz

DC input impedance 57.7 MΩ NA

SNR 65 dB NA

CMRR 118 dB NA

BW 0.1Hz ~ 10 kHz 0.1Hz ~ 8 kHz

Area 0.09 mm

0.1 mm

Off-chip capacitors & resistors None None

SoC With Patient-Specific Seizure Classification and Recording Processor,” IEEE J. Solid-State Circuits, Vol. 48, No. 1, pp. 214-228, Jan. 2013.

[5] Q. Fan, F. Sebastiano, J. H. Huijsing, and K. A. A. Mak- inwa, “A 1.8 W 60 nV/√Hz capacitively-coupled chopper instrumentation amplifier in 65nm CMOS for wireless sen- sor nodes,”IEEE J. Solid-State Circuits, Vol. 46, No. 7, pp.

1534-1543, Jul. 2011.

[6] R. P. Areny and J. G. Webster, “AC instrumentation ampli- fier for bio impedance measurements,” IEEE Trans.

Biomed. Eng., Vol. 40, No. 8, pp. 830-833, Aug. 1993.

[7] Cho, J. m., “Design of Variable Gain Amplifier without Passive Devices,” J. Korea Information Systems Research, Vol. 18, No. 5, Oct, 2013

[8] J. H. Huijsing, Operational Amplifiers: Theory and Design.

Boston, MA: Kluwer Academic, 2001.

[9] R. Yazicioglu, S. Kim, T. Torfs, H. Kim, and C. Van Hoof,

“A 30 uW analog signal processor ASIC for portable bio- potential signal monitoring,” IEEE J. Solid-State Circuits, Vol. 46, No. 1, pp. 209-223, Jan. 2011.

[10] R. R. Harrison and C. Charles, “A low-power low-noise CMOS amplifier for neural recording applications,” IEEE J.

Solid-State Circuits, Vol. 38, No. 6, pp. 958-965, Jun. 2003.

[11] J. Xu, R. Yazicioglu, B. Grundlehner, P. Harpe, K. A. A.

Makinwa, and C. Van Hoof, “A 160 uW 8-channel active electrode system for EEG monitoring,” IEEE Trans.

Biomed. Circuits Syst., Vol. 5, No. 6, pp. 555-567, Dec.

2011.