박막 트랜지스터 (Thin Film Transistor) Part 2

(1)

박막 트랜지스터

(Thin Film Transistor)

Part 2

(2)

비정질 실리콘 박막 트랜지스터

History of Amorphous silicon (a-Si)

보통의 n, p type을 위한 도핑농도: 10¹⁸ ~ 10¹⁹ /cm³

(3)

a-Si 의 장단점

 Poly-Si

(가격이 저렴한 규산계 유리 사용)

저온 poly: 내열온도 600도 이상의 붕규산계 유리 사용 고온 poly: 가격이 비싼 quartz (석영) 유리 사용

(4)

Structure of a-Si

dangling bond

(∵strained bonds)

(∵broken, dangling bonds)

3차원 고체결합에서 단결정 실리콘은 결합길이와 결합각이 모든 원자에 대해 일정한 반면 비정질 실리콘에서는 결합길이 2.35Å (5%)와 결합각 109.5° (10%)이 원자들 간에 일정하지 않고 편차 를 갖는다.  이러한 무질서에 의해 band tail state 존재 (localized state)

(5)

Charge Trapping in Dangling Bond

Dangling bond는 특정 실리콘 원자가 인접한 4개의 실리콘 원자와 공유결합을 하여야 하는 데 결 합할 수 있는 원자가 3개 밖에 없는 환경에 놓여진 경우 결합에 참여하지 못하고 있는 전자를 일컫 는다.  원자들의 배치가 규칙적이지 않은 비정질 상태의 실리콘에서 쉽게 발생 가능!

(6)

Band Structure of a-Si

 비정질 반도체의 경우는 국재상태 (localized states)와 밴드미부 (band tail) 때문에 단결정과 같이 정확한 band gap을 규정할 수 없다. 따라서 비정질에서는 에너지와 이동도와의 관계로 부터 전자와 정공의 이동이 극단적으로 작아지는 준위는 결정하고, 이를 이동도 간격 (mobility gap)으로 정의하여 단결정의 band gap에 대응시킨다.

(7)

Band Structure of a-Si

(8)

Bandgap of a-Si

D

⁺

D

^-

(9)

Optical Bandgap of a-Si

(10)

(11)

Mobility Edge

 비정질 반도체에서 전자의 상태는 밴드 내에서는 퍼져 있고 (extended), 에너지갭 내에서는 국재화되어 있다. 퍼져 있는 상태들과 국재화 상태를 구분하는 에너지 E_c와 E_v를 이동도

모서리 (Mobility edge)라고 부른다.

(12)

(13)

Material Parameters of a-Si:H

(14)

Hydrogenated a-Si (a-Si:H)

(15)

Carrier Transport in a-Si (Trapping & hopping)

Multiple Trapping:

Carrier (전자)는 Conduction

band Trap  Conduction band

 Trap을 반복하여 이동

(상온에서 tail state에 trap된 전자는 열적 여 기에 의해 일시적으로 E_C보다 높은 에너지 상태로 천이하여 공간적 이동이 가능  그러나 몇 개의 원자를 지나가면 비어있는 tail state에 trap되어 이동을 멈춘다.)

∴ 낮은 전계효과 이동도

비정질 실리콘에서 전자 수송 특성은 전하 운반자와 국재 상태 (localized states)와의 상호작용 에 의해 결정된다.

thermal excitation

hopping: 국제 상태 사이에서 직접 터널링에 의해 전하 이동

(16)

박막 트랜지스터 (Thin Film Transistor) Part 2