R&D연구결과보고서

231  Download (0)

전체 글

(1)

대학ICT연구센터육성 지원사업

2015년도 최종보고서

2015. 12.

사 업 명 대학ICT연구센터육성

주관기관명 서울시립대학교

연구센터명 시스템 IC 설계 연구센터

연구과제명 정보기기용 시스템반도체 핵심 설계

기술 개발 및 인력 양성

(2)

목 차

1. 센터개요 ··· 1

2. 총괄실적요약 ··· 4

Ⅰ. 계획 대비 달성도 ··· 18

1. 연구개발 목표 및 내용 ··· 18

가. 연구의 필요성 ··· 18

나. 최종목표 ··· 18

다. 세부과제별 연구내용 ··· 19

2. 연차별 추진계획 및 실적 ··· 20

가. 총괄 추진계획 및 내용 ··· 20

나. 사업수행 산출성과 ··· 22

다. 연도별 세부목표, 달성내용 및 자체평가 ··· 27

3. 연구개발 결과 ··· 30

4. 추진전략 ··· 52

가. 수요자 의견 반영을 위하여 추진한 전략 ··· 52

나. 자체개선 시스템 ··· 62

다. 연구추진 체계 ··· 64

o 연구조직의 구성, 센터장의 센터운영 실적, 추진계체 및 전략, 기술축적 및 Know-how 관리, 자체평가 및 인센티브지급, 과년도 실적평가 의견개선

Ⅱ. 사업수행실적 ··· 74

1. 센터에 대한 대학의 행정, 재정, 인프라 지원실적 ··· 74

가. 민간부담금 및 연구인프라 구축 ··· 74

나. 주관대학의 행정적, 재정적 지원 ··· 76

2. 참여기업과의 실질적인 협력현황(인력, 장비, 기술 등) ··· 78

3. 융합 컨소시엄 구성 및 운영 ··· 80

4. 무한상상공간 조성 및 운영 ··· 80

(3)

Ⅲ. 연구개발 성과 ··· 81

1. 성과총괄 ··· 81

가. 성과목표 달성 추진전략 ··· 81

나. 성과지표 실적(총괄) ··· 82

2. 세부연구실적 ··· 83

가. 기술이전 실적 ··· 83

나. 사업화 실적 ··· 88

다. 특허 실적 ··· 93

라. 논문 실적 ··· 107

마. 표준화 실적 ··· 130

바. 시제품 실적 ··· 130

사. S/W 등록 실적 ··· 137

아. 산학연 협동연구 ··· 142

자. 국제 공동연구 ··· 156

차. 중소(중견)기업-대학 공동연구실적 ··· 160

카. 창의 ․ 자율과제 운영실적 ··· 164

Ⅳ. 인력양성 성과 ··· 165

1. 인력양성 추진전략 및 방안 ··· 165

가. 우수인재로 육성하기 위한 전주기적 관리시스템 ··· 165

나. 산업체와의 프로젝트 참여, 멘토링, 고용연계 전략 ··· 166

2. 인력양성 실적 ··· 167

가. 인력구성 및 현황 ··· 167

나. 참여인력 현황 ··· 168

다. 외국 연구자 유치실적 ··· 169

라. 해외파견 실적 ··· 169

마. 인턴쉽 실적 ··· 171

바. 배출인력 ··· 173

사. 기업가정신교육 도입 및 운영 ··· 196

3. 배출인력에 대한 기업체 만족도 ··· 197

(4)

Ⅴ. 연구비 사용실적 ··· 208

1. 당해연도 사업비 비목별 총괄 ··· 208

2. 당해연도 사업비 사용실적 ··· 209

3. 연도별 사업비 사용실적 ··· 210

Ⅵ. 향후 계획(요약) ··· 212

1. 연구계획 ··· 212

2. 인력양성계획 ··· 218

Ⅶ. 기대효과 ··· 221

1. 연구결과의 산업적/경제적 기여도 ··· 221

2. 연구결과의 기술적 기여도 ··· 224

3. 연구결과의 활용가능성 ··· 225

(5)

********

********

********

********

********

(6)

〈 요 약 문 〉

연구목표_국문 (500자내외)

o 최종 목표

- 아날로그, 혼성-신호, RF, Power 등의 핵심 분야에서 시스템 반도체 설계 기 술 연구 개발을 통해 우수 설계 인력을 양성하고 다양한 고용 연계 프로그램을 통해 팹리스 기업을 위한 핵심 인력의 배출을 목표로 함

o 4차년도 목표

- Interleaving 기법의 DAC - 저전력 고성능 serial I/F

- 극저전력 무선헬스 회로 시스템 - FMCW-PLL의 IC구현 및 시스템

- 상용화 수준의 저잡음, 고효율 PMIC 및 BMIC 설계 - 복합에너지 수확회로 설계

Purpose_영문 (500자내외)

o Goal of SIDRC

- The golf of SIDRC is to educate talented graduate students and provide job opportunities for fabless companies in the area of analog, mixed-signal, RF, and power management IC design.

o Annual Design Goal - Interleaving DAC

- Low power high performance serial I/F

- Ultra low power wireless health circuit system - IC implementation for FMCW-PLL and system

- Design and commercialization of low-noise, high efficiency PMIC/BMIC - Energy harvesting circuit for various energy sources

연구내용 (1000자내외)

- 다중코어 DAC설계

- 저전력 고성능 PLL 설계, 주파수 합성기 설계 - 자가테스트 기능을 갖는 고속인터페이스 회로설계 - 다중포트 적용 연구, 호흡센서, 거리/속도센서 적용 연구 - 무선헬스 응용 시스템 IC 구현

- 고효율 CMOS mmWave 전력증폭기용 선형화기 설계 - FMCW, PLL, SPI가 모두 구현된 IC회로 설계 - wide tuning range를 갖는 VCO와 PLL을 설계 - 10Gb/s 저지터 광 송수신기 회로 설계

- 2MHz 주파수, 낮은 전류소모 소형 DC-DC컨버터 개발 - 디지털 제어를 통한 저잡음,고효율 BMIC 및 PMIC 설계 - Wide 입력범위 Dual Feedback LLC IC 제어 회로 개발 - 포토다이오드,ADC,미세증폭기 이용 외부 조도감지부 설계 - 정류,정전압 승압을 이용한 에너지 수확회로 설계

기대효과 (500자내외) (응용분야 및 활용범위 포함)

- 시스템 반도체 설계 분야의 우수 설계 인력을 양성하고 다양한 고용 연계 프로그램을 통해 팹리스 기업을 위한 핵심 인력의 배출

- 총 사업기간 (4년) 100명의 시스템 반도체 설계 인력 배출 및 60명의 팹리스기업 취업 인력 배출

- 60여건 특허출원/등록, 30여건 기술이전 및 시제품 개발

- 시스템 반도체에 필수적이나 고난이도의 다양한 아날로그 인터페이스 IP의 핵심 설계기술개발 확보를 통해 관련 기술의 수입 대체 및 고부가가치 창출

중심어_국문

아날로그 혼성-신호 고속 인터페이스

전력 반도체 시스템 집적회로

Keywords_영문

Analog Mixed-Signal High-Speed Interface

Power IC System IC

(7)

구 분 사업 시행前 사업 시행後

§ 대형 국책 과제 지원

§ 대형 과제 유치 지원 계획

§ 1차년 국가지원금의 1%이내

§ 공동과제 수행, 행정 지원을 위한 공간 지원 (아래 사진 참조)

§ 의의: 교내 연구처의 대형국책과제 유치 전폭적 지원

§ 대응자금 § 정부지원금의 최대 7.5%

§ 산학협력단의 대응자금 년1억원 현 금지원(정부지원금의 12.5%)

§ 의의: 교내 연구처의 대형국책과제 유치 전폭적 지원

§ 대 형 국 책 과 제 책임자지원제도

§ 대형국책과제 책임자에 대한 규정 미비

§ 국책과제 센터장에 대한 규정 신설

§ 의의: 대형국책과제 유치시 연구책 임자에 대한 지원 강화

§ 대형과제 행정 지원

§ 교내 대형국책과제 수주 경 험이 없어, 이를 지원하는 행정인력 지원 논의가 없었 음

§ 행정인력 2명 지원

§ 충원된 행정인력 인건비는 서울시립 대학교 산학협력단에서 지원

§ 의의: 사업단 연구 행정 및 행사 개 최 업무 지원을 위한 행정인력 2명 을 충원

구 분 사업 시행前 사업 시행後

산학협력중점교수 신설

§ 산학협력중점 교수에 관한 인식 및 규정이 없었음 ⇨

§ 산학협력 중점 교수 규정 마련 (2012년 10월) 아래 표 참조

§ ITRC 사업단 지원하기 위해 산학협 력중점 교수(비전임) 3명 신규 채용 (김재휘 교수, 김종욱 교수, 기중식 교수)

2. 총괄실적요약

□ 주관기관의 혁신성과

. 서울시립대 최초 국가대형과제 유치

* ITRC 유치에 의한 공간 지원 사항

공동 설계 연구실 회의실 행정실

사진

면적 30 ㎡ 26 ㎡ 24 ㎡

용도 공동 과제 연구 과제 및 행정 회의 센터행정업무

* 센터장 지원(강의 시수 등)

구분 수업시간 업적평가 연구/사무 공간

센터장 센터장 책임시수

1년에 6학점을 감면

ITRC 사업 수행으로 발생되는 지적 재산권 및 기술이전의 실적을 본교 연구 업적 평가에 인정

공동 설계 연구실, 회의실, 및 행정실로 80 m2의 공간을 지원

2. 산학협력중점 교수

(8)

구 분 사업 시행前 사업 시행後

§ 창업/기업가 정 신 프로그램

§ 창업지원센터를 통한 비정규 특강 식으로 운영

§ 정식 교과 및 비교과 신설 운영

§ 정규교과:

- 공학도의 창업과 경영 2015년 301명 수강 - 청년 창업과 인턴십 2015년 4명 수강

§ 의의: 창업 마인드와 기업가 정신의 중요성을 강조하고 제도적으로 운영

§ 창의 공간

§ 융합적 사고 함양을 위한 창 의공간에 대한 정보가 없는 상태

§ 창의공간의 신설의 중요성을 인식하 고, 연구처 주도로 2016년 창의 공 간 유치를 위해 노력함

§ 의의: 이공계 국가사업 지원시 ITRC 를 통해 신설한 산학협력중점 교수 실적을 활용하고 있음

서울시립대학교 비전임교원 임용규정

개정 2012. 7. 19 규정 제1280호 개정 2012. 10.00 규정 제0000호

제2조(구분) 비전임 교원은 명예교수, 초빙교수, 객원교수, 겸임교수, 연구교수 및 시간강사 및 산학협력중점교수로 구분한다.

제3조(정의)

⑦ 산학협력중점교수는 산업체경력자로서 산학협력을 통한 교육, 연구, 창업․취업 지원 활동 등을 중점적으로 수행하기 위하 여 임용되는 자를 말한다. <신설 2012.10>

구 분 사업 시행前 사업 시행後

§ 산학협력과제에 대한 보상제도

§ 일반과제 간접비의 최대 30%내에서 연구장려금 배분

§ ITRC 사업단 경우 100% 지급

§ 의의: 기업체 대응 자금 간접비에 대한 인센티브 초과 지급함으로써 산학협력을 중시함

§ 산학협력 프로 그램 운영

§ 교내 창업보육센터를 중심으 로 중소기업과 협력프로그램 운영

§ 센터내에서 자체적으로 필요한 Fabless 기업설명회, 산학협력을 위 한 산학간담회, 산학 세미나 개최함

§ 운용실적

§ 기술지도: 2015년 35건

§ 기술세미나: 2015년 17회

§ 산학과제: 2015년 61건

§ 산학협력회의: 2015년 112회

§ 인턴쉽: 2015년 실리콘마이터스 등 22건

§ 의의: 센터에 직접적으로 참여하는 학생들에게 실질적으로 산학협력이 되도록 운영함

3. 산학협력 지원 강화

4. 창업/기업가정신 프로그램 운영

(9)

□ 추진실적(요약)

1. 성과목표 달성 추진전략

o 센터 목표

- 본 센터는 산학협력을 중점으로 하는 100% 고용연계 센터로 정보 기기용 시스템 반도체 분야 중 아 날로그, 혼성-신호, RF, Power 등의 핵심 분야에서 우수한 인재를 양성하여 설계 인력 구인의 어려 움을 격고 있는 국내 아날로그 중소 Fabless 회사에 년 20명 이상의 참여 인력 배출을 목표로 하고 있음

o 센터 인력 구성

- 구성인력: 13개 대학 19명의 교수와 대학원 연구생, 3명의 산학협력중점교수, 11개 기업, 센터 행정 인력 2명, 총 참여 인력은 4년차 기준으로 135명임

o 추진전략

- 3개의 세부 연구 분야로 나누고, 각 세부과제별로 정량적 연구 목표를 설정하여 진행

(10)

사업연도 구분 국내특허 국제특허 합계

출원 등록 소계 출원 등록 소계 출원 등록 합계

1차년도 (’12)

주관연구기관 단독 및 공동 0 0 0 0 0 0 0 0 0

참여기관 단독 1 0 1 0 0 0 1 0 1

소계 1 0 1 0 0 0 1 0 1

2차년도 (’13)

주관연구기관 단독 및 공동 2 0  2 1 0 1 3 0 3

참여기관 단독 8 2 10 0  0  0 8 2 10

소계 10 2 12 1 0 1 11 2 13

3차년도 (’14)

주관연구기관 단독 및 공동 4 0 4 2 3 5 6 3 9

참여기관 단독 9 3 12 3 1 4 12 4 16

소계 13 3 16 5 4 9 18 7 25

4차년도 (’15)

주관연구기관 단독 및 공동 1 0 1 2 2 4 3 2 5

참여기관 단독 9 5 14 4 0 4 13 5 18

소계 10 5 15 6 2 8 16 7 23

합계

주관연구기관 단독 및 공동 7 0 7 5 5 10 12 5 17

참여기관 단독 27 10 37 7 1 8 34 11 45

합계 34 10 44 12 6 18 46 16 62

2. 세부연구실적 가. 기술이전 실적

사업년도 기술이전 건수 실시기업 수 기술료

1차년도(’12) 1 1 25,000

2차년도(’13) 3 3 55,000

3차년도(’14) 2 2 35,000

4차년도(’15) 5 3 140,000

합계 11 9 255,000

o 기술지도, 세미나, 산학협력회의 실적

사업연도 1차년도(’12) 2차년도(’13) 3차년도(’14) 4차년도(’15) 합계

기술 지도 건수 25 46 11 35 117

세미나 29 7 12 17 65

산학협력회의 42 58 78 112 290

나. 사업화 실적

o 사업화 실적

사업연도 1차년도(’12) 2차년도(’13) 3차년도(’14) 4차년도(’15) 합계

사업화 건수 0 0 5 5 10

다. 특허실적

(11)

사업

연도 구분

SCI급 기타저널 컨퍼런스 발표

합계 (A+B+C) SCI/

SCIE (A)

Impact Factor

국내 국제 LNCS/

LNAI 소계

(B) 국내 국제 소계 (C) 1차년도

(’12)

ITRC 단독 ACK 논문 0 0 1 0 0 1 1 0 1 2

공동 ACK 논문 0 0 0 0 0 0 0 0 0 0

소계 0 0.00 1 0 0 1 1 0 1 2

2차년도 (’13)

ITRC 단독 ACK 논문 5 5.38 2 0 0 2 10 4 14 21 공동 ACK 논문 8 7.96 7 1 0 8 3 2 5 21 소계 13 13.34 9 1 0 10 13 6 19 42 3차년도

(’14)

ITRC 단독 ACK 논문 10 8.63 1 0 0 1 15 5 20 31 공동 ACK 논문 11 18.76 4 0 0 4 15 19 34 49

소계 21 27.39 5 0 0 5 30 24 54 80

4차년도 (’15)

ITRC 단독 ACK 논문 11 11.15 3 0 0 3 16 10 26 40 공동 ACK 논문 11 18.44 2 3 0 5 9 1 10 26

소계 22 29.59 5 3 0 8 25 11 36 66

합계

ITRC 단독 ACK 논문 26 25.15 7 0 0 7 42 19 61 94 공동 ACK 논문 30 45.16 13 4 0 17 27 22 49 96

합계 56 70.32 20 4 0 24 69 41 110 190

라. 논문실적

o 목표 대비 달성도

사업연도 SCI급 기타저널 컨퍼런스 합계

목표 실적 목표 실적 목표 실적 목표 실적

1차년도(’12) 8 0 0 1 0 1 8 2

2차년도(’13) 17 13 0 10 0 19 17 42

3차년도(’14) 16 21 0 5 0 54 16 80

4차년도(’15) 17 22 0 8 0 36 17 66

합계 58 56 0 24 0 110 58 190

o Impact Factor

사업연도 SCI급 논문

총건수(A) SCI급 논문

Impact Factor 전체합(B) SCI급 논문 1편당 평균 Impact Factor(B/A)

1차년도(’12) 0 0 0

2차년도(’13) 13 13.34 1.03

3차년도(’14) 21 27.39 1.30

4차년도(’15) 22 29.59 1.33

마. 표준화실적

- 해당 실적 없음

바. 시제품 실적

사업연도 1차년도(’12) 2차년도(’13) 3차년도(’14) 4차년도(’15) 합계

시제품 건수 26 36 26 26 114

(12)

사업연도 S/W 개발실적

2012년 주관 연구기관 단독 및 공동 소유 2건

참여기관 단독 소유 0건

2013년 주관 연구기관 단독 및 공동 소유 8건

참여기관 단독 소유 17건

2014년 주관 연구기관 단독 및 공동 소유 4건

참여기관 단독 소유 7건

2015년 주관 연구기관 단독 및 공동 소유 4건

참여기관 단독 소유 13건

합계 주관 연구기관 단독 및 공동 소유 18건

참여기관 단독 소유 37건

사. S/W 등록 실적

아. 산학연 협동연구 실적

사업연도 1차년도(’12) 2차년도(’13) 3차년도(’14) 4차년도(’15) 합계 산학연 협동연구

건수 20 15 9 61 105

자. 국제 공동연구 : 총 13건

사업연도 1차년도(’12) 2차년도(’13) 3차년도(’14) 4차년도(’15) 합계

국제 공동연구 건수 1 3 5 4 13

차. 중소(중견)기업-대학 공동연구실적 : 총 30건(해당센터만 작성)

사업연도 3차년도(’14) 4차년도(‘15)

중소 또는 중견 산학연 협동연구 6 30

대기업 산학연 협동연구 3 31

합계 9 61

(4차년도)

- 산학연 협동연구 중 중견․중소기업 공동연구의 비율: 총 과제수 61건 중 30건으로 49.1%

- 중견․중소기업 산학연 협동 연구에서 기업 인력 비율: 164명/337명 = 48.7%

- 대기업․정부출연연구소 산학연 협동 연구에서 대기업․정부출연연구소 인력 비율: 178명/365명 =

48.8%

(13)

구분 연 구 책임자

참여 교수

대학원생 연구

전담 교수

post- doc

산 업 체

기타 (지원 인력 등)

계 박사과

석사과 정

남 여 남 여 남 여 남 여 남 여 남 여 남 여 남 여 남 여

1차년도(‘12) 1 0 18 0 10 1 34 5 3 0 0 0 0 0 0 2 66 8 2차년도(‘13) 1 0 18 0 23 1 84 10 3 0 0 0 0 0 0 2 129 13 3차년도(‘14) 1 0 18 0 23 0 79 13 4 0 0 0 0 0 0 2 125 15 4차년도(‘15) 1 0 18 0 22 0 75 13 3 0 0 0 0 0 1 2 120 15

구분 분야명 학사 박사 석사 계

목표 실적 목표 실적 목표 실적 목표 실적

1차년도 (’12)

시스템 반도체 분야 0 0 1 0 24 17 25 17

소계 0 0 1 0 24 17 25 17

2차년도 (’13)

시스템 반도체 분야 0 0 2 3 24 35 26 38

소계 0 0 2 3 24 35 26 38

3. 인력 양성 1) 인력 양성 전략

o 우수인재로 육성하기 위한 전주기적 관리시스템

o 산업체와 프로젝트 참여, 멘토링, 고용연계 전략 - 아날로그 분야 핵심 설계 인력 양성

- 참여 기업과의 산학 협동 네트워크 구축 - 다양한 고용 연계 프로그램

2) 인력 양성 실적 가. 인력구성 및 현황

나. 참여인력 현황

- 정량실적3(참여인력, 배출인력) 엑셀파일 참조

다. 외국 연구자 유치실적

- 해당 실적 없음

라. 해외 파견실적

- 파견기관: 국제학술대회 참가 등 총 17건

마. 인턴쉽 실적

- 실리콘마이터스 등 총 23건

바. 배출인력

(14)

3차년도 (’14)

시스템 반도체 분야 0 0 4 6 25 33 29 39

소계 0 0 4 6 25 33 29 39

4차년도 (’15)

시스템 반도체 분야 0 0 5 2 27 41 32 43

소계 0 0 5 2 27 41 32 43

합계 합계 0 0 12 11 100 126 112 137

o 정성적 성과

- 수상실적: IEIE에서 진행한 “2015 International Conference on Green and Human Information Technology”에서 BEST PAPER AWARD 상을 수상 등 8건

- 특허실적: 등록특허 ‘리셋이 있는 단열 디-플립플롭 회로’ 등 총 30건

- 논문 실적:'Efficient maximum power point tracking for a distributed pv system under rapidly changing environmental' 등 총 124건

o 배출인력 취업률

- 2015년도 SIDRC의 배출인력은 43명. 이 중 박사 진학 4을 제외한 39명이 취업대상, 2015년 12월 15일 기준으로 취업은 28명, 미취업은 11명임. 순수 취업률은 72%임.

- 팹리스 업체가 주로 중소기업인 특성을 감안할 때, 1월과 2월 취업을 통해 작년 경우(100%)와 마찬가지로 100%에 가까운 높은 취업률을 보일 것으로 예상됨

사. 기업가정신교육 도입 및 운영실적

- 서울시립대학교에서 2015년에 기업가 정신 함양과 벤쳐 경영을 내용으로 정규 교과 2개 과정과 비정규교과 1개 과정을 운영하였음

교과목 명 실적 내용

공학도의 창업과 경영

Ÿ 개설 시기: 2015년 1학기 / 2학기 Ÿ 수강 인원: 102명 / 199명

Ÿ 센터내 학생 수강 실적: 학부 수업 청년창업과인턴십

Ÿ 개설 시기: 2015년 여름계절학기 Ÿ 수강 인원: 4명

Ÿ 센터내 학생 수강 실적: 학부 수업

3) 배출인력에 대한 기업체 만족도

구분 3차년도(’14) 4차년도(’15)

참여기업체 만족도 목표치

계획치 -

실적치 88.8 91.4

만족도 목표치참여학생

계획치 -

실적치 86.4 87.3

(15)

2. 향후 계획 가. 연구 계획

나. 인력 양성 계획

분야 구분 2016 2017

제 1 세부과제

(멀티미디어 기기용 아날로그 기술)

석사 16 20

박사 2 2

제 2 세부과제

(방송/통신용 RF/아날로그 기술)

석사 10 10

박사 1 2

제 3 세부과제 (전력관리용 아날로그 기술)

석사 10 10

박사 1 1

합계 석사 36 40

박사 4 5

(16)

3. 기대 효과

o 산업적/경제적 효과

- 국내 팹리스 기업의 다양한 제품군 확보 - 아날로그/RF/파워 설계인력 양성

- 아날로그/RF/파워 회로 설계 인력의 질적 양적 확충 - 아날로그/RF/파워 IP의 기술 개발을 통한 경제적 효과

o 기술적 효과

- 아날로그/RF/파워 회로 관련 핵심 설계 IP 확보 - 참여기업과 센터의 지속적 교류를 통한 기술 축적

o 인력 양성 효과

- 아날로그/RF/파워 회로 관련 핵심 설계 인력 양성

- 산학장학과 병역특례제도를 통한 학부 학생 유치 및 대학원 진학 유도로 고급 인재 육성

(17)

□ 연구성과

(단위 : 건, 명 등) 구분 1차년도(‘12) 2차년도(‘13) 3차년도(‘14) 4차년도(‘15) 합계 기술

지도

건수 25 46 11 35 117

업체수 25 46 11 35 117

기술 이전 계약

건수 1 3 2 5 11

업체수 1 3 2 3 9

기술료 25,000,000 55,000,000 35,000,000 140,000,000 255,000,000 상품/

사업화

건수 0 0 5 5 10

업체수 0 0 5 5 10

참여교수수(연구교수 제외) (z) 19 19 19 19 76

특 허 실 적

특 허 출 원

주 관

국내 0 2 4 1 7

국제 0 1 2 2 5

합계 0 3 6 3 12

참 여

국내 1 8 9 10 28

국제 0 0 3 4 7

합계 1 8 12 14 35

특 허 등 록

주 관

국내 0 0 0 0 0

국제 0 0 3 2 5

합계 0 0 3 2 5

참 여

국내 0 2 3 4 9

국제 0 0 1 0 1

합계 0 2 4 4 10

논 문 실 적

SCI급 SCI/SCIE (a) 0 13 21 22 56

기타 저널

국내 1 9 5 5 20

국제 0 1 0 3 4

LNCS/LNAI 0 0 0 0 0

소계 (b) 1 10 5 8 24

컨퍼런스 발표논문

국내 1 13 30 25 69

국제 0 6 24 11 41

소계 (c) 1 19 54 36 110

합계(d=a+b+c) 2 42 80 66 190

교수 1인당

SCI급(a/z) 0 0.68 1.11 1.16 2.95

기타저널(b/z) 0.05 0.53 0.26 0.42 1.26

컨퍼런스(c/z) 0.05 1 2.84 1.89 5.78

합계(d/z) 0.1 2.21 4.21 3.47 9.99

시제품 제작실적 26 36 26 26 114

S/W 개발실적 2 25 11 17 55

(18)

□ 인력양성성과

(단위 : 명)

구분 1차년도(‘12) 2차년도(‘13) 3차년도(‘14) 4차년도(‘15) 합계

배 출 인 원

석사

남 13 33 30 37 113

여 4 2 3 4 13

소계 17 35 33 41 126

박사

남 0 3 6 2 11

여 0 0 0 0 0

소계 0 3 6 2 11

소계

남 13 36 36 39 124

여 4 2 3 4 13

합계 17 38 39 43 137

주 요 진 로

산업체

대기업 12 17 26 21 76

중소기업 4 14 10 7 35

소계 A 16 31 36 28 111

박사진학 B 1 6 1 4 12

연구소 C 0 0 1 0 1

Post-Doc D 0 0 0 0 0

정부기관 E 0 0 0 0 0

대학교 (교수,강사) F 0 0 1 0 1

기타취업 G 0 0 0 0 0

창업, 군복귀 H 0 0 0 0 0

군입대 I 0 0 0 0 0

미취업 J 0 1 0 11 12

합계 K=A~J 17 38 39 43 137

취업율

취업대상 L=K-B-D-I 16 32 38 39 125

취업율 (L-J)/L 100% 97% 100% 72% 369%

전공분야 취업인원 M 16 31 38 27 112

전공취업율 M / L 100% 97% 100% 69% 366%

(19)

□ 참여인력현황

(단위 : 명,%)

구분 1차년도(‘12) 2차년도(‘13) 3차년도(‘14) 4차년도(‘15) 합계

참여교수

19 19 19 19 76

0 0 0 0 0

소계

19 19 19 19 76

대학 원생

학사 과정

a 0 0 0 0 0

b 0 0 0 0 0

소계

ㄱ=a+b 0 0 0 0 0

석사 과정

c 34 84 79 75 272

d 5 10 13 13 41

소계

c+d 39 94 92 88 313

박사 과정

e 10 23 23 22 78

f 1 1 0 0 2

소계

e+f 11 24 23 22 80

g 44 107 102 97 350

h 6 11 13 13 43

소계

ㄴ=g+h 50 118 115 110 393

연구전담 교수

i 3 3 4 3 13

j 0 0 0 0 0

소계

I+j 3 3 4 3 13

Post- Doc

k 0 0 0 0 0

l 0 0 0 0 0

소계

k+l 0 0 0 0 0

산업체

m 0 0 0 0 0

n 0 0 0 0 0

소계

m+n 0 0 0 0 0

기타 (지원인력

등)

q 0 0 0 1 1

r 2 2 2 2 8

소계

q+r 2 2 2 2 8

합계

s 66 129 125 120 440

t 8 13 15 15 51

합계

ㄷ=s+t 74 142 140 135 491

참여교수 중 여성 비율

b/ㄱ 0 0 0 0 0

참여대학원생 중 여성비율

h/ㄴ 12.0 9.3 0.1 0.1 21.5

참여인력 중 여성비율

t/e 10.8 9.2 0.1 0.1 20.2

참여인력 중 기업체비율

0 0 0 0 0

(20)

□ 연구비 현황

(단위 : 천원) 구분 1차년도(‘12) 2차년도(‘13) 3차년도(‘14) 4차년도(‘15) 합계 정부출연금(A) 600,000 800,000 800,000 800,000 3,000,000

민간 부담금

주관대학(B) 100,000 100,000 100,000 100,000 400,000

지자체(C) 0 0 0 0 0

참여 기관

학교(D) 0 0 0 0 0

산 업 (E) 체

현금 45,000 200,000 200,000 200,000 645,000

현물 0 0 0 0 0

소계(F) 45,000 200,000 200,000 200,000 645,000 전체합계(A+B+C+F) 745,000 1,100,000 1,100,000 1,100,000 4,045,000

※ 기업체는 현금, 현물 연구비 모두 기재

□ 연구센터 참여기관(예산기준)

(단위 : 개)

구분 1차년도

(‘12)

2차년도 (‘13)

3차년도 (‘14)

4차년도

(‘15) 합계

대학교

현금만 매칭펀드로 부담 1 1 1 1 4

현물만 매칭펀드로 부담 0 0 0 0 0

현금과 현물을 매칭펀드로 부담 0 0 0 0 0

기업체

현금만 매칭펀드로 부담 9 14 9 11 43

현물만 매칭펀드로 부담 0 0 0 0 0

현금과 현물을 매칭펀드로 부담 0 0 0 0 0

지자체

현금만 매칭펀드로 부담 0 0 0 0 0

현물만 매칭펀드로 부담 0 0 0 0 0

현금과 현물을 매칭펀드로 부담 0 0 0 0 0

합계

현금만 매칭펀드로 부담 10 15 10 12 47

현물만 매칭펀드로 부담 0 0 0 0 0

현금과 현물을 매칭펀드로 부담 0 0 0 0 0

□ 장비․기자재 취득목록

- 해당 사항 없음

(21)

최종 목표 : 정보기기용 시스템 반도체 핵심 설계 기술 개발 및 인력 양성

Ⅰ. 계획 대비 달성도

1. 연구개발 목표 및 내용

가. 연구의 필요성

- 세계적인 경쟁력을 갖추고 있는 국내 디지털 메모리 분야는 반도체 산업의 캐쉬카우이지만 상대 적으로 국제 시장의 변동에 취약하므로 이를 보완할 수 있는 시스템 반도체 기술의 세계적 경쟁 력을 갖추는 것이 절대적으로 필요

- 특히 최근 SoC 분야에서 공정 기술의 진보에 발맞추어 아날로그/RF/파워 회로의 비중과 중요도 가 증가하고 있는 현실을 고려할 때 지속적인 아날로그/RF/Power IC 분야의 전문 설계 인력의 확보가 시급함

- 메모리 반도체 중심의 반도체 산업의 취약점을 개선하고자 아날로그/RF/파워 반도체 관련 제조 기반 및 경험이 풍부한 전문 설계인력을 양성하여 인력 충원이 어려운 팹리스 회사에 공급하여 반도체 산업의 바람직한 생태계 구축이 필요함

-

시스템 IC 설계 연구 센터의 사업 추진 전략은 정보 기기용 시스템 반도체 분야 중 아날로그, 혼성-신호, RF, Power 등의 핵심 분야에서 시스템 반도체 설계 기술 연구 개발을 통해 우수 설 계 인력을 양성하고 다양한 고용 연계 프로그램을 통해 팹리스 기업을 위한 핵심 인력 배출을 수행함에 있음

나. 최종목표

(22)

o 설계 기술 개발

- 멀티미디어 기기용 아날로그 IP 기술 개발 - 방송/통신용 RF/아날로그 IP 기술 개발 - 전력관리용 아날로그 IP 기술 개발

o 인력 양성

- 아날로그, 혼성신호, RF, Power 등의 시스템 반도체 핵심 분야에서 설계 기술 연구 개발을 통 해 우수 인력을 양성

- 다양한 고용 연계 프로그램을 통해 팹리스 기업으로 연간 20명 이상의 핵심 설계 인력 배출

다. 세부과제별 연구내용

구분 내용

1세부과제 (멀티미디어 기기용

아날로그 IP 기술개발)

- 고속/저전력/저잡음 PLL/CDR 회로 연구 - 고속/고해상 ADC/DAC 회로 연구 - Display용 CDR 회로 연구

- 에너지 수확 소자 및 전력관리 회로 연구

2세부과제 (방송/통신용 RF/아날로그 IP

기술개발)

- RF 송수신기 및 FMCW 레이더 회로 기술 연구 - RFIC 전력 관리용 DC-DC 컨버터 회로 연구 - 다중 포트 수신기를 위한 RF 송수신기 회로 연구 - 무선 헬스용 RF 송수신기 회로 연구

3세부과제 (전력관리용 아날로그 IP

기술개발)

- 디지털 제어를 통한 저잡음 고효율 BMIC 및 PMIC 회로 기술 연구 - 고성능 DC-DC 컨버터 회로 연구

- 저전력 저잡음 LDO Regulator 회로 연구

- 복합 에너지 수확 회로 설계 연구

(23)

2. 연차별 추진계획 및 실적

가. 총괄 추진계획 및 내용

연도 연구내용

2012년 2013년 2014년 2015년

1분기 2분기 3분기 4분기 1분기 2분기 3분기 4분기 1분기 2분기 3분기 4분기 1분기 2분기 3분기 4분기

멀티 미디 어 회로

-고속, 고해상도 DAC -에너지 수확 전력관리 회로 -저전압, 저전력 SAR ADC -고속 인터페이스 회로 -고성능 PLL 연구

-고성능 주파수 합성기 회로 -Display용 CDR 회로 -고성능 pipeline ADC

RF 회로

-다중 포트 수신기 연구 -무선 헬스용 RF 송수신기 -고효율, 광대역 전원 모듈

레이터

-고속 전송 RF transceiver -고성능 광 수신기/송신기 - 저잡음, 저전력, low-jitter

PLL

전력 관리 회로

-디지털 DC-DC 컨버터 -저전력 PMIC

-모바일용 DC-DC 컨버터 -2중 피드백 DC-DC 컨버

터, 외부 조도 감지 시스템 -고성능 DC-DC 컨버터 -PMIC 시스템 구현 기술

-BMIC 시스템 구현 기술

사업비(천원)

745,000,000원 110,000,000원 110,000,000원 110,000,000원

참여인력(명)

교수 (19명) 산학협력중점교수

(3명) 대학원생 (43명)

교수 (19명) 산학협력중점교수

(3명) 대학원생 (44명)

교수 (19명) 산학협력중점교수

(3명) 대학원생 (42명)

교수 (19명) 산학협력중점교수

(3명) 대학원생 (44명)

주요 Milestone 완성 점에서의 수행 결과 (2012-2015)

- 국내외 특허 : 1건 - SW : 2건 - 시제품 : 26건 - 기술이전 (건수, 금 액) : 1건,2,500만원 - 표준화 : 0건 - SCI(E) 논문 : 0건 - 배출인력 (석/박사) : 17명

- 국내외 특허 : 13건 - SW : 25건 - 시제품 : 36건 - 기술이전 (건수, 금 액) : 3건,5,500만원 - 표준화 : 0건 - SCI(E) 논문 : 13건 - 배출인력 (석/박사) : 38명

- 국내외 특허 25건 - SW : 11건 - 시제품 : 26건 - 기술이전 (건수, 금 액) : 2건,3,500만원 - 표준화 : 0건 - SCI(E) 논문 : 21건 - 배출인력 (석/박사) : 39명

- 국내외 특허 23건 - SW :17건 - 시제품 : 26건 - 기술이전 (건수, 금 액) : 5건,14,000만원 - 표준화 : 0건 - SCI(E) 논문 : 22건 - 배출인력 (석/박사) : 43명

(24)

1) 제1세부과제 : 멀티미디어 기기용 아날로그 IP 기술개발 연구 실적

강진구 교수 연구실은 10-Gbps 고속 인터페이스 기술을 개발

문용 교수 연구실은 무선에너지 전송용 주파수 합성기 IP 및 이중대역 하이브리드 듀얼태그 IP를 설계하여 국내 논문 3건 게재

문용삼 교수 연구실은 600-Mbps Sub-LVDS Transmitter 및 Receiver IP 개발을 위해 산학협동과 제 1건을 수행함

백광현 교수 연구실은 Asyncronous SAR ADC의 내부 신호 발생기를 위한 PVT 보상 회로를 개발 하여 해외특허 1건 출원, SCI급 논문 1건 준비중

송민규 교수 연구실은 Full-Swing이 가능한 Current-Steering DAC를 개발하여 특허 1건 출원, SCI급 논문 1건 개제

윤광석 교수 연구실은 압전 에너지 수확 소자 및 수확 모듈을 개발하여 특허 2건 출원, 논문 3건 게재

임신일 교수 연구실은 100kS/s 12b Successive Approximation ADC 및 초저전력 시스템용 CMOS Bandgap reference를 개발

전정훈 교수 연구실은 4-Cycle Lock Time과 1/4 NAND-Delay Accuracy를 가지는 디지털 DLL을 개발하여 SCIE급 논문 1건 게재 예정

2) 제2세부과제 : 방송/통신용 RF/아날로그 IP 기술개발 연구 실적

박성민 교수 연구실은 세계 최고속도의 트랜스임피던스 증폭기를 개발하여 특허 1건 출원 및 논문 1건 게재하였고 기술이전 및 논문 2건 준비 중

백동현 교수 연구실은 광대역 멀티모드 스프레드 스펙트럼 클록 발생기를 개발하여 SCI 논문 1건 게재, 특허 1건 출원

변영재 교수 연구실은 정전용량 방식 터치스크린을 이용한 형광등 노이즈 에너지 하베스팅 회로를 개발하여 국내 특허 1건 출원, SCI급 논문 1건 게재

신현철 교수 연구실은 CMOS 송수신 Chip 및 TVWS Mirroring 송신 모듈을 설계 하여 국내 특허 2건 출원

이문규 교수 연구실은 의료용 초음파 Transducer를 위한 200kHz 1kV 전력증폭기 및 높은 선형성을 갖는 새로운 구조의 MMIC 저잡음 증폭기를 설계하여 국내 논문 2건 게재

정진성 교수 연구실은 고속 MPPT가 가능한 열전소자용 에너지 하베스팅 회로를 설계, 칩 제작 중이며, 특허 출원 및 SCI급 논문 준비 중

3) 제3세부과제 : 전력관리용 아날로그 IP 기술 개발 연구 실적

유창식 교수 연구실은 보급형 디지털 보청기용 저전력 청각 프로세서 SoC를 개발하여 기술이전, 특허 및 국내외 논문 게재

윤광섭 교수 연구실은 모바일 응용에 적합한 고효율의 빠른 응답 특성을 가진 히스테리틱 벅 변환기를 개발하여 특허 1건 출원, SCIE급 논문 1건 게재

이강윤 교수 연구실은 자기 공진형 무선 충전 수신 장치를 개발하여 국내외 특허 출원 및 논문 게재

최중호 교수 연구실은 모바일 기기에 적합한 고효율 DC-DC 컨버터를 개발하여 국내 논문 1건 준비중

황인철 교수 연구실은 Transient-response가 개선된 디지털 LDO regulator를 개발하여 국내 특허

1건 출원, SCI급 논문 1건 준비중

(25)

나. 사업수행 산출성과

1) 당초 연구 목표 및 연차점검의 주요 착안점

세부과제 연구 목표 주요예상성과

제1세부과제 (멀티미디어

기기용 아날로그 IP

기술개발)

- CIS 용 interface에 적합한 송신기칩 및 수신기칩 - 수 Gbps급 송신기의 개발을 위한 low-jitter PLL - 데이터 전송을 위한 주파수합성기 설계

- 반도체 테스트 장비를 위한 Driver 및 Active load 칩 개발 - Full-swing 가능한 current steering DAC 설계

- 외부 커패시터가 없는 높은 PSRR을 가지는 LDO의 보상기법 - Undershoot, overshoot의 보상 회로

- 웨어러블 디바이스에 적용 가능한 초저전력 ADC 설계 - Energy harvesting 소자의 출력을 저장하기 위한 모듈

- 국내외 특허 8건 - 시제품 8건 - SCI(E) 논문 8건 - 배출인력(석/박사) 12명

제2세부과제 (방송/통신용 RF/아날로그 IP 기술개발)

- 전력증폭기 설계를 UBW 레이더 시스템에 적용

- TV 유휴대역 RF 송수신 모듈을 활용, 영상 전송 시스템 개발 - 에너지 하베스팅 회로용 μW급 고효율 전력변환기

- 스위칭 누설 전류를 최소화한 게이트 드라이버 설계

- 터치스크린 패널에 이식 가능한 지문인식용 정전식 패널 제작 - 원하는 동작속도에 맞는 equalization

- 다중신호의 순차적 감지 및 멀티입력 Incremental ADC 개발

- 국내외 특허 6건 - SW 1건

- SCI(E) 논문 6건 - 배출인력(석/박사) 7명

제3세부과제 (전력관리용 아날로그 IP 기술 개발)

- Dual-mode DC-DC 컨버터 및 모바일용 Boost 컨버터 설계 - 전원 공급용 LLC 공진 컨버터 제어용 PMIC 개발

- 배터리 관리를 위한 자가 충전 방식의 DC-DC 컨버터 개발 - SIMO 방식을 적용한 고효율 DC-DC converter 개발

- 고성능 오디오 대역 시그마-델타 변조기 개발 - Digital LDO regulator용 SAR형 루프 제어 개발

- 국내외 특허 5건 - SW 1건

- SCI(E) 논문 3건 - 배출인력(석/박사) 10명

o 연차 점검 주요 착안점 : 본 센터의 목표인 팹리스 기업을 위한 핵심 인력 양성을 달성하기 위해 수 행한 연구 결과 및 팹리스 기업과의 산학협력 성과

(26)

2) 연구범위 및 연구수행 방법

o 제 1세부과제 (멀티미디어 기기용 아날로그 IP 기술개발)

연구 범위 연구수행방법 (이론적·실험적 접근방법)

고속인터페이스 Rx, TX, PHY

HDMI 2.0 및 MHL 3.0 기술을 바탕으로 변화하는 규격에 맞는 새로운 신호 전송 분석 후 설계

무선 에너지전송 송수신기용 주파수

합성기

무선 에너지 전송에 사용되는 13.56MHz의 주파수를 고출력으로 생성할 수 있 으며, 0.18um CMOS 공정을 이용하여 IP를 설계

600-Mbps TX RX

Sub-LVDS TX의 경우에 1.2V 공급 전압을 사용하여, 0.9V의 common-mode 전압 및 150mV의 differential-mode 전압폭을 제공하 며, 5mA의 전류 소모를 가지게 함

PVT 보상 회로

샘플링 속도와 동일한 빠르기의 외부 클럭만을 사용하여 SAR ADC의 내부 클럭을 생성하여 변환을 수행하는 Asynchronous SAR ADC 구조 개발

Full-swing Current Steering DAC

출력단의 current cell을 pMOS 와 nMOS 로 동시에 구현하고 전류스위 치를 통해서 필요한 블록만 동작시키도록 설계

압전 에너지 수확 소자

저 주파수에서 높은 출력을 얻을 수 있도록 직물 구조 및 나선형 구조 의 에너지 수확소자를 제작

Successive Approximation ADC

저전력으로 설계하기 위하여 D/A Converter 에 Dual Sampling 기법과 Low Switching Energy 기법을 적용하여 설계

Digital DLL Open loop burst locking 기법을 이용하여 Fine Grain power management를 통하여 전력 소모를 최소화

o 제 2세부과제 (방송/통신용 RF/아날로그 IP 기술개발)

연구 범위 연구수행방법 (이론적·실험적 접근방법)

트랜스임피던스 증폭기

100-기가비트 이더넷(100GbE)용 수신단 내의 front-end 회로인 트랜 스임피던스 증폭기를 채널 당 50-Gb/s 동작속도까지 가능케 하는 집적 회로를 65-nm CMOS 공정으로 구현

스프레드 스펙트럼 클럭 발생기

삼각파 또는 톱니파 등의 다양한 형태의 muti-modulation 프로파일을 사용하는 광대역 멀티모드 spread spectrum 클록 발생기 (SSCG)를 개 발

형광등 노이즈 에너지 하베스팅

터치스크린의 Coupling Capacitor에 들어오는 노이즈를 에너지 하베스팅 하는 회로 기법 개발

TV 유휴대역 CMOS RF 송신기칩

TV 유휴대역에서의 새로운 서비스 도입에 대비한 RF 송수신기 모듈 및 칩 기술 개발

초음파용 전력증폭기 스위칭모드 Class-D 구조를 가지며 microcontroller-구동증폭기-전력증 폭기로 구성

고속 에너지 하베스터 전류 보존 기법을 적용하여 최대전력점 추출로 인한 전력의 손실을 최

소화하여 기존의 기술에 비해 향상된 속도로 최대전력점의 추출이 가능

(27)

o 제 3세부과제 (전력관리용 아날로그 IP 기술 개발)

연구 범위 연구수행방법 (이론적·실험적 접근방법)

저전력 청각 프로세서

급형 디지털 보청기 제작을 위한 저전력 고성능 청각 프로세서 SoC 모 듈 개발 및 핵심 알고리즘 개발을 통해서 보급형 디지털 보청기 프로토 타입을 개발

히스테리틱 벅 변환기 기존의 히스테리틱 변환기의 단점인 큰 출력 전압 리플은 인덕터 입력 단에 저역 통과 필터를 추가하여 감소

무선 충전 수신 장치 자기 공진형 무선 전력전송 표준 A4WP기반으로 설계된 무선 충전 수신 IC 개발

고효율 DC-DC 컨버터 DCM 구조를 사용하여 시스템 전달함수가 1-pole을 갖게 하여 보상회 로를 간단히 구현

Digital LDO SAR형의 feedback 제어를 적용하여 controller의 제어 응답 시간을 개 선

3) 연구수행 내용 및 결과

o 제 1세부과제 (멀티미디어 기기용 아날로그 IP 기술개발)

연구 수행 내용 연구 수행 결과

- 10-Gbps 고속 인터페이스의 Rx, Tx PHY IP 설계 및 개발

- 초고속, 저전력 PLL/CDR 회로 설계 - 온-칩 테스트, 보정 기술 개발 - 무선 에너지전송 송수신기용 주파수 합성기 개발

- 이중대역 안테나를 이용한 하이브리드 듀얼태그의 설계

- 국내 논문 3건

- 하이브리드 듀얼태그 IP 제작이 완료 - 600Mbps 데이터 전송을 위한 Sub-LVDS TX 및 RX IP

개발 - 산학과제 1건 (3000만원)

-외부 클럭만을 사용하여 SAR ADC의 내부 클럭을 생성하 여 변환을 수행하는 Asynchronous SAR ADC 구조 개발

- 해외 PCT 출원 1건(등록 진행 중) - 학회 1편 개제 및 SCI급 논문 준비 - 입력 디지털 코드에 따라 능동적으로 스위치를 전환하여

full-swing 동작을 구현한 저전력 DAC 개발 - SCI급 논문 1건 게재 - 저 주파수에서 높은 출력을 얻을 수 있도록 직물 구조

및 나선형 구조의 에너지 수확소자를 제작

- 논문(학술지) 3건, 논문(컨퍼런스) 4건, 특허 2건

- 저전력/저면적의 12 bit Successive Approximation

A/D Converter를 설계 - 특허 출원 및 SCI급 논문을 준비중 - 효율적인 전력 소모를 가지고 높은 정확도를 가지는

DLL을 개발

- 국제 학술대회 발표

- SCIE급 논문 1편을 게재할 예정

(28)

o 제 2세부과제 (방송/통신용 RF/아날로그 IP 기술개발)

연구 수행 내용 연구 수행 결과

- 50-Gb/s 근거리 이더넷용 트랜스임피던스 증폭기 개발 - 세계 최고속도의 CMOS 트랜스임피던스 증폭기 회로

- 기술이전 준비 중임. 특허 1건 출원, 논문 1건 발표 및 2건 준비 중

- 다양한 형태의 muti-modulation 프로파일을 사용하는 광대역 멀티모드 spread spectrum 클록 발생기 개발

- SCI급 논문 1건 - 특허 출원 1건 - 터치스크린의 Coupling Capacitor에 들어오는 노이즈를

에너지 하베스팅하는 고효율 회로 기법 개발

- SCI급 논문 1건 - 특허 출원 1건 - TV 유휴대역 CMOS RF 송신기칩 IP 개발

- TV 대역 Mirroring Module 개발 - 국내 특허 2건 출원 - 의료용 200kHz 1kVpp 출력 전력증폭기 설계

- 높은 선형성을 갖는 저잡음 증폭기 설계 - 논문 2건 - 열전소자에서 출력되는 전력을 효율적으로 수집하기 위

한 전력변환장치가 설계 - 특허 출원 및 SCI급 논문을 준비중

o 제 3세부과제 (전력관리용 아날로그 IP 기술 개발)

연구 수행 내용 연구 수행 결과

- 보급형 디지털 보청기 제작을 위한 저전력 고성능 청각 프로세서 SoC 모듈 개발 및 핵심 알고리즘 개발

- 기술이전, 특허 출원 및 등록, 국내 외 학술지 게재

- 모바일 응용에 적합한 고효율의 빠른 응답 특성을 가진 히스테리틱 벅 변환기를 제안

- 학술대회 발표 및 특허 출원 - SCIE급 논문 게재

- 자기 공진형 무선 전력전송 표준 A4WP기반으로 설계된

무선 충전 수신 IC 개발 - 해외 특허, 국내 특허, 논문

- 모바일 기기에 적합한 저전력, 고효율의 DC-DC

Converter를 제안 - 국내 학술지 논문 준비 중

- SAR형의 feedback 제어를 적용, controller의 제어 응답 시간을 개선하여 overshoot, undershoot의 발생을 최소화

- 특허 1건이 출원

- SCI급 논문 1건 작성중

4) 연구목표의 달성도 o 연도별 총괄실적

(단위 : 건, 천원, 명)

사업

년도

기술이전 특허 논문

시제품 사업화

건수 기술료 출원 등록 SCI급 건수

목표 실적 목표 실적 목표 실적 목표 실적 목표 실적 목표 실적 목표 실적

1차년도 (’12) 1 1 20,000 25,000 8 1 1 0 8 0 2 26 0 0

2차년도 (’13) 1 3 20,000 55,000 14 11 2 2 17 13 8 36 0 0

3차년도 (’14) 1 2 20,000 35,000 16 18 2 7 16 21 8 26 0 5

4차년도 (’15) 1 5 20,000 140,00 0 15 16 2 7 17 22 8 26 0 5

(29)

사업 년도

SW 표준화 민간부담금 배출인력

기고 채택(승인) 주관대학 기업체등 석사 박사

목표 실적 목표 실적 목표 실적 목표 실적 목표 실적 목표 실적 목표 실적

1차년도 (’12) 2 2 0 0 0 0 100,00 0

100,00

0 45,000 45,000 24 17 1 0 2차년도 (’13) 1 25 0 0 0 0 100,00

0

100,00 0

200,00 0

200,00

0 24 35 2 3

3차년도 (’14) 2 11 0 0 0 0 100,00 0

100,00 0

200,00 0

200,00

0 25 33 4 6

4차년도 (’15) 1 17 1 0 1 0 100,00 0

100,00 0

200,00 0

200,00

0 27 41 5 2

o 당해연도 세부실적(총괄책임자, 세부과제책임자, 참여교수 기준)

(단위 : 건,천원,명)

참여 과제 참여

구분 성명 기술이전 특허출원 특허등록 SCI논문 표준화

SW 인력양성

건수 기술료 국내 국외 국내 국외 국내 국외 국내 국외 석사 박사

3세부 총괄

책임자 최중호 4 130,0

00 1 2 2 4

1세부 과제

책임자 송민규 1 1 1 6 6

1세부 참여교수 강진구 2 1 4

1세부 참여교수 문용 1

1세부 참여교수 문용삼 3

1세부 참여교수 백광현 4

1세부 참여교수 윤광석 2 1 3

1세부 참여교수 임신일 1 1

1세부 참여교수 전정훈 2 1 1

2세부 과제

책임자 이문규 2

2세부 참여교수 박성민 2 5 3

2세부 참여교수 백동현 1 2 4

2세부 참여교수 변영재 6 2

2세부 참여교수 신현철 1

2세부 참여교수 정진성 1 10,00

0 1

3세부 과제

책임자 이강윤 3 7 1

3세부 참여교수 유창식 5 1

3세부 참여교수 윤광섭 2 1 1 2

3세부 참여교수 황인철 2

합 계 5 140,0

00 10 6 5 2 1 21 0 0 17 41 2

(30)

다. 연도별 세부목표, 달성내용 및 자체평가

o 2014 사업(`14.1.1 ~ `14.12.31)

세부

과제 세부 목표 달성도

(%) 내 용

1

특허 8건 62.5 국제 특허 등록 1건을 포함 특허 5건으로 62.5%달성

논문(SCI급) 8편 100 IEEE TCAS-I 논문을 포함한 SCI 논문 8편 게재로 100% 달성 시제품 8건 75% 시제품 6건 제작으로 75% 달성

SW 0건 600 목표에는 없던 SW 6건 등록하여 600% 달성 배출인력 12명 133 배출인력 16명으로 133% 달성

2

특허 6건 83.3 국내 특허 5건 출원으로 83.3% 달성

논문(SCI급) 5편 180 IJPEM 논문을 포함한 SCI 논문 9편 게재로 180% 달성 시제품 0건 1000 목표에는 없던 시제품 10건 제작으로 1000% 달성 사업화 0건 300 목표에는 없던 사업화 3건으로 300% 달성

SW 1건 100 반도체 집적회로 배치 설계 등록 1건으로 100% 달성 배출인력 7명 85.7 배출인력 6명으로 85.7% 달성

3

기술이전

건수 1건 200 참여기업인 아이닉스와 하이딥 기술이전 2건으로 200% 달성 기술료

2000만원 175 기술이전료 3500만원으로 175% 달성

특허 4건 125 1건의 국내 특허 등록을 포함하여 5건으로 125% 달성

논문(SCI급) 3편 133.3 IEEE Trans. Power Electronics 논문 포함 4편 게재로 133.3%

시제품 0건 1000 목표에는 없던 시제품 10건 제작으로 1000% 달성 사업화 0건 100 목표에는 없던 사업화 1건으로 100%

SW 1건 400 반도체 집적회로 배치 설계 등록 4건으로 400% 달성

배출인력 10명 110 배출인력 11명으로 110% 달성

(31)

세부

과제 세부과제 달성도(%)에 대한 연구자 자체평가 결과

1

- 윤광석 교수 연구실에서는 기존에 설계 및 제작한 switching rectifier의 전력전달 효율을 확 인하였으며, 이를 2014 ISOCC CDC 학회 및 KCS2014 학회에 각각 채택되어 발표하였고, Impedance matching을 통하여 전달 효율을 더욱 높이기 위한 설계가 수행 되고 있으며, 현재 관련 모듈 연구 및 설계가 진행 중. 현재 2편의 SCI 논문을 제출하여 심사중임

- 강진구 교수 연구실에서는 지터 톨러런스를 칩 내부에서 측정하도록 하는 각종 연구가 수행 되었으며, 칩의 설계 및 측정 완료. 제안한 아이디어를 바탕으로 2014년 SoC 학술대회의 발표 를 마쳤으며, 현재 특허 출원 완료함. 2015년 SCI급 저널에 논문 게재를 위해 준비 중

- 전정훈 교수 연구실에서는 UHD 비디오 인터페이스용 송수신기의 채널 손실 보상 기능과 동 작속도를 높이기 위한 각종 연구가 수행되었으며, 칩의 설계 완료. 제안한 아이디어를 바탕으 로 국제 학술대회 ‘2014 IEEE International Symposium on Circuits and Systems(ISCAS)’에 본 연구가 발표되었으며 (2014년 6월), 2015년 SCI 급 저널에 논문을 게재하기 위해 준비 중 - 문용삼 교수 연구실에서는 low-jitter PLL의 설계를 통한 양상 칩 생산에 성공하였으며, 이를 바탕으로 SCI 급 저널에 논문을 내기 위해 준비 중이며, 2015년에 특허 1건 등록 예정임 - 문용 교수 연구실에서는 초고속 통신 시스템에 사용되는 주파수합성기에 대한 각종 연구가 수행되었으며 MPW를 통한 칩 제작을 통해 서브블록에 대한 검증을 완료함. 측정한 결과는 국 내 학술대회 논문에 게재되었으며 현재는 서브블록들을 통합하여 SCI급 저널에 논문을 게재하 기 위한 연구를 진행 중

2

- 변영재 교수 연구실에서는 터치스크린 구동회로 IC를 설계 개발하여, 최종 플랫폼을 준비중 이며, 제작된 칩은 현재 ESSCIRC 2014와 ASSCC 2014에 발표되었으며, 터치스크린 패널까지 탑재한 최종 플랫폼을 제작하여, 2015년 에 SCI급 저널에 논문을 게재하기 위해 준비 중 - 정진성 교수 연구실에서는 최대전력점의 추출 방법을 향상시키기 위한 각종 연구를 수행하 여 IEICE Electronics express에 본 연구가 게재되었으며(2014년 7월), 특허 출원을 완료.

2015년에 제안된 회로를 이용한 에너지 하베스팅 시스템을 설계하여 SCI 논문 게재 및 특허 출원을 진행하기 위해 준비 중

- 신현철 교수 연구실은 현재 TV 유휴대역 무선 통신을 위한 RF 전단 증폭기 회로 칩을 설계 하였으며, 이에 대한 측정이 진행 중. 이에 대한 설계 결과를 바탕으로 Custom Integrated Circuit Conference 학회 발표를 준비 중

- 박성민 교수 연구실에서는 광 인터커넥션용의 초고속 CMOS 칩 설계를 위한 각종 연구가 수행되었으며, 칩의 설계 및 측정 완료함. 제안한 아이디어를 바탕으로 IEICE Electronics Express에 본 연구가 게재되었으며 (2014년 12월), 현재 2015년 SCI 저널에 논문을 게재하기 위해 준비 중이며 관련 연구 수행을 통한 특허출원을 준비 중

3

- 유창식 교수 연구실에서는 Quasi resonant controller에 대한 연구를 수행하였으며, 칩의 설계 완료 및 측정 완료. 기존의 방법과 비교할 예정이며 제안한 아이디어를 바탕으로 논문 특허 출원 예정

- 윤광섭 교수 연구실에서는 DC-DC 변환기의 효율과 부하 대응 성능을 향상시키기 위한 각종 연구가 수행되었으며, 칩의 설계 및 측정이 완료되었음. 제안한 회로를 바탕으로 현재 특허 출원을 준비하면서 SCI급 저널에 논문을 게재하기 위해 준비 중

- 최중호 교수 연구실에서는 PSR 방식을 이용한 CC/CV 제어를 통해 전력 소모 감소 및 효율을 증대 시키는 구조를 고안하여 시제품을 제작중. 제안한 아이디어를 바탕으로 SCI급 저널에 논문을 게재하기 위해 준비 중

- 이강윤 교수 연구실에서는 LLC 공진 컨버터용 PMIC의 개발을 위한 각종 연구가

수행되었으며, 칩의 설계가 수행 됨. 새로 추가된 기능인 공진 벗어남 방지 기능을 바탕으로,

현재 특허 출원을 준비 중이며 2014년 SCI 급 저널에 논문을 게재하기 위해 준비 진행 중

(32)

o 2015 사업(`15.1.1 ~ `15.12.31)

세부

과제 세부 목표 달성도

(%) 내 용

1

특허 8건 125 국내출원 7건, 국외출원 1건, 국내등록 2건으로 125% 달성 논문(SCI급) 8편 37.5 IEEE TCAS-II 논문을 포함한 3편으로 37.5% 달성

시제품 8건 137.5 시제품 11건 제작으로 137.5% 달성 사업화 0건 400 목표에 없던 사업화 4건으로 400% 달성

SW 0건 600 반도체 집적회로 배치 설계 등록 6건으로 600% 달성 배출인력 14명 164.3 배출인력 23명으로 164.3% 달성

2

기술이전

건수 0건 100 목표에 없던 기술이전 1건으로 100%달성 기술료

0만원 1000 목표에 없던 기술이전료 1000만원으로 1000%달성 특허 5건 100 특허 5건으로 100% 달성

논문(SCI급) 6편 167 IEEE T-MTT 논문을 포함한 10편으로 167% 달성 시제품 0건 900 목표에 없던 시제품 9건으로 900% 달성

사업화 0건 100 목표에 없던 사업화 1건으로 100% 달성

SW 0건 500 반도체 집적회로 배치 설계 등록 5건으로 500% 달성 배출인력 9명 100 배출인력 9명으로 100% 달성

3

기술이전

건수 1건 400 기술이전 4건으로 400% 달성 기술료

2000만원 650 기술이전료 1억3천으로 650% 달성 특허 4건 200 특허 8건으로 200% 달성

논문(SCI급) 3편 300 IEEE Sensors Journal 논문을 포함한 9편으로 300% 달성 시제품 0건 600 목표에 없던 시제품 6건으로 600% 달성

사업화 0건 100 사업화 0건으로 100% 달성

SW 1건 600 반도체 집적회로 배치 설계 등록 6건으로 600% 달성 배출인력 9명 122.2 배출인력 11명으로 122.2% 달성

세부 과제 세부과제 달성도(%)에 대한 연구자 자체평가 결과

1

- 백광현 교수 연구실은 Asynchronous SAR ADC의 배부 신호 발생기를 위한 PVT 보상회로를 구현 측정하여 SCI급 논문 1편 작성중

- 전전훈 교수 연구실은 A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy SCI급 논문 1편 게재 예정

2 목표 초과 달성으로 해당사항 없음

3 목표 초과 달성으로 해당사항 없음

(33)

3. 연구개발 결과

(대표성과 1) (강진구 교수)

10-Gbps 고속 인터페이스 기술 개발

구 분 내 용

핵심개발기술 및 개발내용

HDMI 2.0 및 MHL 3.0 기술을 바탕으로 변화하는 규격에 맞는 새로운 신호 전송 용 10-Gbps 고속 인터페이스의 Rx, Tx PHY IP 설계 및 개발

성 과 - 초고속, 저전력 PLL/CDR 회로 설계 - 온-칩 고속회로 테스트 및 보정 기술 개발

파급 효과 다양한 고속 인터페이스에 적용 가능한 아날로그/디지털 회로 IP 보유 및 기술 발 전

보도 자료 해당사항 없음

기 타 해당사항 없음

<저전력 CML Latch> <온 칩 CDR 성능 측정 기술> <오프셋 보정 TDC 회로>

수치

그림  1.  0.11um  CMOS공정을  이용제작된  그림  2.  측정된  출력  주파수  파형

그림 1.

0.11um CMOS공정을 이용제작된 그림 2. 측정된 출력 주파수 파형 p.38

참조

Updating...

관련 주제 :