초박형 태양전지의 Porous Si Layer Transfer 기술 적용을 위한 전기화학적 실리콘 에칭
이주영·한원근1·이재호*
홍익대학교 신소재공학과, 1홍익대학교 기초과학과
Electrochemical Etching of Silicon in Porous Silicon Layer Transfer Process for Thin Film Solar Cell Fabrication
Ju-Young Lee, Wone-Keun Han1 and Jae-Ho Lee*
Dept. of Materials Science and Engineering, Hongik University 72-1 Sangsu-dong, Mapo-gu, Seoul 121-791 Korea
1Dept. of Science, Hongik University 72-1 Sangsu-dong, Mapo-gu, Seoul 121-791 Korea (2009년 12월 3일 접수: 2009년 12월 28일 게재확정)
초 록: 불산과 에탄올 혼합용액에서 전기화학적 에칭을 통하여 다공성 실리콘 층을 제작하였다. 에칭 시 인가된 초
음파의 주파수, 전류밀도, 에칭시간의 변화에 따른 다공성 실리콘 층의 변화를 확인하였다. 초음파를 가해주지 않은 시편 은 표면에 특별한 변화가 일어나지 않았으나, 초음파 진동자의 주파수가 40 kHz와 130 kHz인 초음파 발생조에서 실험한 시편을 관찰한 결과, 가해준 초음파의 주파수가 높을수록 다공성 실리콘 층의 기공의 크기가 더 커지고 실리콘 표면에서 의 에칭이 더 균일하게 일어났다. 후면접촉 에칭조와 current shield를 이용한 결과 다공성 실리콘 층 전면에 걸쳐 균일하 게 기공이 발생하였다. 다공성 실리콘 층의 기공의 크기는 전류밀도가 증가함에 따라 함께 증가하였고, 에칭 시간에는 영 향을 받지 않았다.
Abstract: Porous silicon film is fabricated by electrochemical etching in a chemical mixture of HF and ethanol. Effects of Si type, Si resistivity, ultrasonic frequency, current density and etching time on surface morphology of PS film were studied. Electrochemical etching in ultrasonic bath promotes the uniformity of porous layer of Si. Frequency of ultrasonic was increased from 40 kHz to 130 kHz to obtain uniform pores on the Si surface. When current density was higher, the sizes of pores were larger. The new etching cell using back contact metal and current shield help to overcome non- homogeneity and current crowding effect, and then leads to fabricate uniform pores on the Si surface. The distribution of pore size shows no notable tendency with etching time.
Keywords: Porous silicon, Electrochemical etching, Layer transfer, Ultrasonic
1. 서 론
태양광 에너지를 전기에너지로 변환시키는 태양전지 는 지난 몇 년간 세계적으로 높은 성장률을 보이고 있으 며 이 추세는 앞으로도 지속될 전망이다. 현재 시장의 90%가량을 차지하고 있는 결정질 실리콘 태양전지는 높 은 실리콘 가격으로 인해 화력이나 원자력과 같은 주 전 력공급원에 비해 발전 단가가 높고, 변환효율이 30%를 넘지 못하는 약점을 가지고 있다.
따라서, 경제적으로 고효율 태양전지를 제작하는 방안 들이 요구되고 있다. 고품위 재료를 사용하되 재료의 사 용량을 줄이는 방법을 이용하면, 높은 효율과 함께 비용 절감의 효과도 함께 얻을 수 있다. 이종 기판 상에 고품 위 실리콘 박막을 형성하기 위해서, 고온증착법과 zone
melting recrystallization(ZMR), porous silicon(PS) layer transfer와 같은 기술들이 이용되고 있다. 그 중 PS layer transfer 기술이 이종 기판 상에 단결정 실리콘 박막을 형 성하여 고효율 태양전지를 제작하는 데 가장 적합한 기 술이다.1) Fig. 1은 PS layer transfer 기술을 이용하여 초박 형 태양전지를 제작하는 전체과정을 나타낸 그림이다. 전 기화학적 에칭을 이용하여 porosity(다공성도)가 서로 다 른 두 개의 다공성 실리콘 층을 형성한다.
다공성 실리콘 층은 열처리 과정을 거친 후 상부의 low porosity layer는 단결정 실리콘 활성층으로 작용되는 epitaxial layer의 seed layer로 사용되고, 하부의 high porosity layer는 상부에 제작된 태양전지 소자를 이종 기 판에 부착한 다음 실리콘 기판으로부터 분리시키는 역할 을 한다. PS layer transfer 기술은 얇은 단결정 실리콘 활
*Corresponding author E-mail: [email protected]
성층을 얻을 수 있고, 실리콘을 재사용할 수 있기 때문에 고효율과 더불어 재료의 경제적 이용이라는 장점도 지니 고 있다.1, 2)
본 연구는 PS layer transfer 기술에서 다공성 실리콘층 을 전기화학적 에칭에 의하여 제작하는데 목적이 있다.
전류밀도와 에칭용액의 농도는 실리콘 에칭에 있어서 중 요한 변수가 된다.1-4) 초음파 발생조를 사용하는 경우 에 칭 시 양극 표면에 발생하는 생성물들을 표면에서 빨리 탈착시켜 에칭의 효과를 높일 수 있다.5,6)
본 연구에서는 p형과 n형 실리콘 웨이퍼를 모두 이용 하여 실험하였고, p형의 경우 비저항 값이 다른 웨이퍼들 간의 에칭 결과를 비교하였다. 에칭 시 초음파의 주파수 와 전류밀도, 에칭시간이 다공성 실리콘 층 표면에 미치 는 영향을 관찰하였다. 초음파 발생조를 이용함으로써 균 일한 다공성 실리콘 층을 얻을 수 있었다.
2. 실험방법
본 연구에서는 비저항이 0.01-0.02 Ω·cm, 10.5-11.3 Ω·cm 인 두 종류의 p형의 실리콘 웨이퍼와 비저항이 2-4 Ω·cm 인 n형 실리콘 웨이퍼를 이용하여 실험하였다. 세 종류 의 실리콘은 모두 (100) 실리콘을 사용하였다. 양극으로
사용된 실리콘은 10 mm×10 mm가 용액에 노출되도록 하 였으며 음극으로는 백금 전극을 사용하였다. 에칭용액의 조성은 HF(40%) : C2H5OH(99 %) : H2O = 1 : 1 : 2 (vol%) 로 고정하였다. 에칭은 5~50 mA/cm2의 전류밀도 범위 내 에서 진행되었다. 초음파가 다공성 실리콘 층 형성에 미 치는 영향을 알아보기 위하여 진동자의 주파수가 40 kHz Fig. 1. Schematic diagram of porous silicon layer transfer process for solar cell fabrication.
Fig. 2. Schematic diagram of a conventional etching cell
Fig. 3. Surface morphology of (a) n-type bare Si (2-4Ω·cm) (b) etched n-type Si at 25 mA/cm2 for 3 min (c) at 50 mA/cm2 for 3 min
와 130 kHz인 두 종류의 초음파 발생조를 사용하였다. 실 험에 이용된 에칭조의 모식도를 Fig. 2에 나타내었다. 에 칭시간은 최대 20분으로 하였고, 모든 실험은 암실에서 진행하였다. 에칭 후 표면은 FESEM을 이용하여 관찰하 였다.
3. 결과 및 고찰
n형 실리콘 웨이퍼를 25 mA/cm2와 50 mA/cm2의 두 가 지 전류밀도에서 3분간 에칭하였다. Fig. 3은 비저항이 2- 4Ω·cm인 n형 실리콘의 에칭 전후의 표면 변화를 FESEM 으로 관찰한 결과이다. n형 실리콘의 경우 1 mm 이상의 직경을 가지는 큰 기공들이 부분적으로 발생하였다. 전 류밀도가 증가하면 큰 기공 주변에 작은 기공들이 형성 되면서 기공의 크기가 점점 증가하는 형태를 보인다.
기공은 원형보다 사각형에 가까운 형태를 보였다. n형 의 (100) 실리콘을 에칭하면 <110> 방향을 따라 누운 모 서리를 가지는 사각형 형태의 큰 기공들이 발생하는데 그
원인에 대해서는 정확히 규명되지 않았다.7) PS layer transfer에 이용하기 위해서는 low porosity layer 전면에 수 에서 수십 나노미터 크기의 기공이 발생하여야 한다.1)
n형 실리콘은 기공이 전체 표면에서 균일하게 발생하 지 않았으며 또한 발생된 기공의 크기도 PS layer transfer 에 사용되기에 너무 크므로 n형 실리콘은 더 이상 사용 하지 않았다. Fig. 4는 비저항이 10.5-11.3 Ω·cm인 p형 실 리콘의 에칭 후 표면 변화를 FESEM으로 관찰한 결과이 다. Fig. 4(b)에서 보여지듯이 25 mA/cm2 이하의 전류밀 도에서는 시편의 표면은 거의 에칭이 되지 않았다. 또한 Fig. 4(c)에서 보여지듯이 50 mA/cm2의 전류밀도에서는 표면에 균열이 일어나는 변화를 보였으나 다공성 층은 형 성되지 않았다. 많은 연구자들이 실리콘의 비저항이 0.1Ω·cm 보다 낮은 실리콘 기판을 사용하였으므로 앞선 실험보다 낮은 비저항 값을 가지는 0.01-0.02 Ω·cm p형 실 리콘으로 에칭을 실시하였다.2-6) Fig. 5는 낮은 비저항 값 을 가지는 실리콘에 에칭 후 시편의 표면을 FESEM으로 관찰한 결과이다. 25 mA/cm2 이하의 전류밀도에서는 에
Fig. 4. Surface morphology of (a) p-type bare Si (10.5-11.3Ω·cm) (b) etched p-type Si at 25 mA/cm2 for 3 min (c) 50 mA/cm2 for 3 min
Fig. 5. Surface morphology of (a) p-type bare Si (0.01-0.02Ω·cm) (b) etched p-type Si at 25 mA/cm2 for 3 min (b) 25 mA/cm2 (c) 50 mA/cm2 for 3 min
칭이 일어나지 않았다. 50 mA/cm2 이상의 전류밀도에서 는 깊이 방향으로는 거의 에칭이 되지 않았으나, 표면이 울퉁불퉁한 형태로 변한 결과를 관찰하였다.
높은 비저항의 실리콘 에칭에서와는 달리 표면에 균열 이 일어나는 현상은 발견되지 않았다. 실리콘의 에칭은 다음과 같은 반응식을 따른다.8)
Si + 2F-+ 4HF + 2h+ H2SiF6+ H2 (1)
실리콘의 에칭이 일어나려면 정공이 생성되어야 한다.
전기화학적 에칭에서는 외부에서 양의 전류를 공급함으 로써 정공 생성에 필요한 에너지를 공급한다. 따라서 실 리콘의 비저항이 낮을수록 실리콘 표면에서의 에칭이 더 쉽게 일어날 수 있다.
초음파의 주파수 변화에 따른 다공성 실리콘 층 표면 의 변화를 FESEM으로 관찰하였다. Fig. 6(a)에서와 같이 에칭 전류밀도가 25 mA/cm2인 경우 초음파를 가해주지 않은 시편은 표면에 특별한 변화가 일어나지 않았다. 초
음파 진동자의 주파수가 40 kHz와 130 kHz인 초음파 발 생조에서 실험한 시편을 관찰한 결과, 가해준 초음파의 주파수가 높을수록 다공성 실리콘 층의 기공의 크기가 더 커지고 실리콘 표면에서의 에칭이 더 균일하게 일어 났다. Fig. 6(b)와 6(c)는 초음파를 사용한 경우의 표면 사 진이다.
초음파 발생조의 주파수가 높을수록 에칭이 잘 일어났 으므로 초음파의 주파수를 130 kH로 고정하고 실리콘 에 칭에 전류밀도가 미치는 영향에 대해 알아보았으며 에칭 후 표면은 Fig. 7에 나타내었다. 전류밀도를 25 mA/cm2
Fig. 6. Surface morphology of etched Si at 25 mA/cm2 for 3 min (a) without ultrasonic (b) 40 kHz ultrasonic (c) 130 kHz ultrasonic
Fig. 7. Surface morphology of etched Si with 130 kHz ultrasonic for 3 min (a) 5 mA/cm2 (b) 10 mA/cm2 (c) 25 mA/cm2 (d) 50 mA/cm2
이하로 가해준 시편들은 에칭 전후의 표면 변화가 거의 없었고, 25 mA/cm2의 전류밀도 이상에서 에칭이 시작되 었다. 인가된 전류밀도 값이 커질수록 실리콘 표면의 기 공의 크기가 커졌다. 그러나 너무 높은 전류밀도에서는 에칭된 표면이 박리되거나, 비정상적인 표면 변화를 나 타내었다.
본 연구에서는 일반적으로 사용되는 도금조와 같이 실 리콘 웨이퍼와 백금 전극이 서로 마주보는 방식으로 에 칭을 진행하였다. 초기에는 전면접촉법을 통하여 실리콘 에 전류를 공급하였기 때문에 실리콘 상의 전류밀도의 분 포가 균일하지 않아 접촉 부위에서 멀어질수록 에칭이 덜 일어나는 결과를 나타내었다. 전면접촉법은 특히 기판의 전도도가 높지 않을 경우 기판에 전류 공급이 균일하게 일어나지 않는다. Current Crowding Effect(CCE)는 전면 접촉법의 또 다른 단점으로 도체나 반도체 기판에 전류 가 공급되면 가장자리 부위에 전류가 집중되어 전류밀도 의 분포가 불균일해지는 현상이다.8,9)
전류분포도를 균일하게 하고, CCE 현상의 영향을 감소
시키기 위하여 후면접촉식과 current shield를 사용하였다.
Fig. 8에서는 새로 제작한 에칭조를 기존 에칭조와 비교하 였다. 음극과 양극의 면적이 서로 다르고 current shield가 없는 기존의 에칭조는 전류밀도가 표면에 고르게 분포되 어 있지 못하고 전류 공급이 용이한 상부에 전류밀도가 집중되나 후면접촉식과 current shield를 사용한 경우 표 면의 전류분포를 균일하게 만들 수 있다.
후면접촉 에칭조를 이용하여 실험한 결과를 Fig. 9에 나타내었다. 후면접촉식을 통하여 실리콘 에칭 시 표면 전면에 걸쳐 균일하게 에칭이 되었으며, 전면접촉식에 비 Fig. 8. Schematic diagrma of etching cells (a) front contact cell (b)
back contact cell
Fig. 9. Surface morphology of etched Si at 10 mA/cm2 with 130 kHz ultrasonic (a) 3.5 min (b) 4 min (c) 4.5 min (d) 5 min
해 낮은 전류에서도 실리콘 표면에 기공이 형성되었다.
Current shield를 사용함으로써 용액에 노출된 실리콘 상 의 전류분포의 균일도가 향상되었다. 다공성 실리콘 층 의 기공의 크기는 에칭 시간에는 영향을 받지 않았고, 너 무 긴 시간동안 에칭을 진행하면 오히려 과에칭되어 표 면이 박리되는 역효과가 나타났다.
4. 결 론
Layer transfer 기술에 적용하기 위한 다공성 실리콘 층 을 제작하기 위하여 전기화학적 실리콘 에칭을 수행할 때 는 p형 실리콘을 이용하여야 하며, 실리콘의 비저항 값이 작을수록 좋다. 전기화학적 에칭 시 초음파를 가해주면 다공성 실리콘 층의 기공들의 균일도에 도움을 주며, 초 음파의 주파수가 40 kHz에서 130 kHz로 높아질수록 균일 도가 향상되었다. 전류밀도가 높아질수록 기공의 크기는 커지나, 장시간 에칭시 박리되는 현상이 관찰되었다. 전면 접촉식에 비해 후면접촉식과 current shield를 이용하면 전 류분포의 균일도를 향상시킴으로써 다공성 실리콘 층 표 면에 균일한 크기와 형태를 가지는 기공들이 형성된다. 에 칭시간은 기공 크기의 변화에는 큰 영향을 미치지 않았다.
감사의 글
본 연구는 산업자원부 신재생에너지 기술개발사업 (2008-N-PV08-P-09)과 과학재단 특정기초연구(R01- 2007-000-20757-0)의 지원을 받아 수행하였으며 이에 감
사드립니다.
참고문헌
1. C.S. Solanki, R.R. Bilyalov, J. Poortmans, J. Nijsw, R.
Mertens, “Porous silicon layer transfer processes for solar cells”, Solar Energy Materials & Solar Cells, 83, 101 (2004) 2. J. Zhao, A. Wang, M.A. Green, “24.5% efficiency silicon PERT cells on MCZ substrate and 24.7% efficiency PERL cells on FZ substrates“, Prog. Photovoltaics Res. Appl. 7, 417 (1999)
3. X.G. Zhang, S.D. Collins, R.L. Smith, “Porous silicon for- mation and electropolishing of silicon by anodic polarization in HF solution”, J. Electrochem. Soc. 136, 1561 (1989) 4. R.B. Bergmann, T.J. Rinke, T.A. Wagner, J.H. Werner, “Thin
film solar cells on glas based on the transfer of monocrystal- line Si films”, Solar Energy Materials & Solar Cells, 65, 355 (2001)
5. V. Lehmann, “The physics of macropore formation in low pooed n-type silicon”, J. Eletrochem. Soc., 140, 2836 (1993) 6. Y. Liu, Z.H. Xiong, Y. Liu, S.H. Xu, X.B. Liu, X.M. Ding, X.Y. Hou, “A novel method of fabricating porous silicon material: ultrasonically enhanced anodic electrochemical etching”, Solid State Communications, 127, 583 (2003) 7. T. Tamura, S. Adachi, “Anodic etching characteristics of n-
type silicon in aqueous HF/KIO3 solution”, J. of Electrochem.
Soc., 154, H681 (2007)
8. O. Tobail “Porous Silicon for Thin Solar Cell Fabrication”, in Ph. D. thesis, Univ. Stuttgart, Stuttgart (2008)
9. R. Auer, R. Horbelt, R. Brendel, “Simplified transfer process for high-current thin film crystalline Si solar moducles”, 3rd World Conference on Photovoltaic Energy Conversion, 1479 (2003)
