1. 서 론
최근에, 새로운 기억특성을 갖는 저항소자인 멤리스터에 대한 관심과 연구가 집중되고 있다.
멤리스터(Memristor)는 메모리(memory)와 저항(resistor)의 합성어로 회로를 구성하는 저항, 커패시터, 인덕터와 함께 제4의 수동소자로 일컬어지고 있으며, 1971년 추아 교수의 연구를 통하여 그 존재 가능성이 이론적으로 예견된 바 있다 [1]. 메모리 기능을 갖고 있는 수동소자로, 종래의 수동소자인 저항과는 달리, 전압변화의 방향에 따라, 히스테리시스성의 저항특성을
보이는 소자이다 [1] 멤리스터 소자는, 멤리스턴스(Memristance) 기호 M을 사용하여 자속과 전하의 관계를 로 정의된다 [1]. 최근에, 휴릿팩커드의 연구자들이 외부 바이어스에 의한 이온 이동으로 멤리스터 특성이 얻어지는 소자에 관한 논문을 발표 하게 되면서, 비로소 나노 와이어 형태의 멤리스터 소자가 실험적으로 구현되게 되었다 [2]. 현재 멤리스터 연구는 주로 제조 방법에 관련 소재 차원의 연구가 활발히 진행되고 있다. 또한 멤리스터는 히스테리시스 특성을 가지고 있어 이를 수리적으로 모델링하고 제어 및 응용을 위하여 다양한 연구를 수행하고 있다 [8]. 이러한 멤리스터를 반도체 메모리나 신경망의 시냅스 회로에 대한 응용 가능성이 많이 제기되고 있으나 [3].
멤리스터 기반 시스템 응용을 위해서는, 회로 모델이 선행되어야 하며 등가 에뮬레이터를 통한 실험적
뉴런 시냅스를 위한 멤리스터의 전기회로 모델의 실험적 연구
Experimental Study on an Electrical Circuit Model for neuron synapse based Memristor
모영세*, 송한정*
,**
†Young-Sea Mo* and Han-Jung Song*
,**
†*인제대학교 나노융합공학과, **인제대학교 나노메뉴팩처링연구소
*Department of Nanoscience and Engineering
**Center for Nano Manufacturing, Inje University, Gimhae 621-749, Korea
요 약
본 논문에서 뉴런시냅스 응용을 위한 이산화 타이타늄 나노와이어 기반 멤리스터 소자의 전기회로 모델의 실험적 연구를 보인다. 제안하는 멤리스터 소자의 전기회로 모델은 IC 칩과 연산증폭기, 곱셈기 저항 및 커패시터 등의 수동소자 등으로 이루어진다. 멤리스터 소자의 등가모델의 시간파형, 주파수 특성, I-V 곡선 및 전력특성 등에 대한 PSPICE 모의실험 및 하드웨어 구현의 실험적 연구를 하였다. 측정결과, 히스테리시스 전류-전압 특성 등 실제 멤리스터 소자의 전기적 특성에 유사한 결과를 확인하였다.
키워드 : 멤리스터, 뉴런 시냅스, 히스테리시스곡선, 스파이스, 나노와이어, 등가회로
Abstract
This paper presents an experimental study on an electrical circuit model of the TiO2- based nano-wired memristor device for neuromophic applications. The electrical circuit equivalent model of the proposed memristor device consists of several electronics components and some passive devices including operational amplifiers, multipliers, resistors and capacitors. In order to verify the proposed design, both of simulation (using PSPICE) as well as hardware implementation were performed for the analysis of the memristor circuit with time waveforms, frequency spectra, I-V curves and power curves. The gained results from the measured data showed a good agreement with the simulation result that confirm the proposed idea.
Key Words : Memristor, Neuron synapse, Hysteresis curve, PSPICE, Nanowire, Equivalent circuit
This research was supported by Korea Electric Power Corporation through Korea Electrical Engineering & Science Research Institute.
(grant number : R15XA03-66)
This research was supported by the Basic Science Research Program through the National Research Foundation of Korea (NRF) funded by the Ministry of Education, Science and Technology (NRF-2015R1D1A1A01057495).
This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://
creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
JKIIS
http://dx.doi.org/10.5391/JKIIS.2016.26.5.368
Received: Jun. 8, 2016 Revised : Oct. 7, 2016 Accepted: Oct. 7, 2016
†Corresponding authors [email protected]
특성 분석이 필요하다. 본 논문에서는 멤리스터의 특성을 보이는 등가회로에 대한 전기적 해석을 실시하고, 실험적으로 하드웨어로 구현하여 입력 주파수에 따른 전류-전압 곡선, 시간전류 파형 등의 전기적 특성을 측정, 분석한다. 2장에서 멤리스터의 전기적 특성에 대한 소개를 진행하였고, 3장에서 멤리스터 등가회로를 제안하였다.
4장에서는 멤리스터 등가회로의 시뮬레이션을 진행 하였고 5장에서 시뮬레이션 결과와 비교를 하였다.
2. 뉴런시냅스를 위한 멤리스터의 전기적 특성
그림 1(a)는 휴렛패커드에서 최초 구현한 멤리스터 소자의 원자현미경 ( AFM : Atomic Force Microscope) 사진이다 그림에서
보이듯이, 최초로 구현된 멤리스터는 17개의 나노와이어 형태의 이산화타이타늄 소재로 만들어진다. 회로선의 폭은 약 150개 원자 층의 50 나노미터 (nm) 정도의 크기로 이루어진다 [2]
그림 1(b)는 고농도의 도펀트(dopant)가 주입된 도핑영역 저항 RON과 도핑되지 않은 영역 저항 ROFF의 직렬 저항으로 전체 저항을 나타낼 수 있다. 도핑된 영역을 w라 하고 두께 D 내에 경계 부분이 있다. 이 경계선은 외부에서 양단에 인가하는 전압 v(t)에 의하여 도펀트(dopant)는 낮은 쪽에서 높은 쪽으로 또는 높은 쪽에서 낮은 쪽으로 이동한다. 경계선을 통과하는 전하량에 따라 w의 폭이 변화한다. 균일한 전기장에서 평균 이온 이동도(mobility) uV 와 선형적인 이온 이동을 가정한다 [4].
(1)
(2)
으로 나타내며, w(t)는 아래와 같이 정의 된다.
(3)
식 (1)에 식(3)을 대입하여 전하의 함수 M(q)를 얻을 수 있다 [5].
(4)
(a)
(b)
(c)
그림 1. (a) 물리적 관점 (b) 이산화타이타늄 나노와이어 멤리스 터의 구조 (c) 멤리스터를 기반 뉴런
Fig. 1. (a) Physical view (b) structure of the first TiO2-nanowire memristor (c) memristor based neuron [2]
(a)
(b)
그림 2. (a) 멤리스터 심볼 (b) 멤리스터 I-V 히스테리시스 특성 곡선
Fig. 2. (a) Memristor symbol (b) measured I-V hysteresis curve of the fabricated
memristor. [6]
전체 멤리스턴스(Memristance)는 도핑된 영역과 도핑되지 않은 영역의 저항의 합이다. 식 (4)에서 이동도 uV가 크고, 두께 D 가 작으면 그 절대값이 커지므로, 나노기술에서 두께 D가 미치는 영향이 크다. 그림 2(a)는 멤리스터의 회로기호를 나타낸다.
그림 2 (b)는 나노 와이어로 제작된 멤리스터의 전류-전압 측정결과이다 [6]. 그림에서 보이듯이, 멤리스터는 기본적으로, 히스테리시스 곡선의 전류-전압 특성을 보이며, 입력신호의 주파수에 따라, 변동하는 특징을 가지고 있다.
3. 뉴런 시냅스를 위한 멤리스터 등가전기회로
그림 3(a)는 본 논문에서 제안하는 이산화타이타늄 멤리스터 (Memristor)의 특성해석을 위한 멤리스터 소자의 등가 전기회로 모델이다 [7]. 제안하는 멤리스터 전기회로모델은 2개의 곱셈기와 3 개의 연산증폭기, 커패시터와 저항기들로 이루어지며, 가변저항을 삽입하여 저항의 변화에 따라 멤리스터의 전압-전류 특성이 제어되도록 하였다. 그림 3(b)는 PSPICE 회로해석을 위한 단일 멤리스터 회로도 이다.
(a)
(b)
그림 3. (a) 멤리스터 등가회로 (b) 스파이스 시뮬레이션을 위한 단일 멤리스터 회로도
Fig. 3. (a) Equivalent electrical circuit of the memristor (b) Circuit schematic of the single memristor for SPICE analysis
본 논문에서 제안하는 그림 3(a)의 등가회로에 사용되는 회로 요소를 표 1에 정리하여 나타내었다. 저항기는 표준저항을 사용하였고, 커패시터는 1 nF의 용량을 사용하였다. 곱셈기는 AD633모델을, 연산증폭기는 HA17741 모델을 사용하였다.
표 1. 멤리스터 회로 소자내역 Table 1. Circuit elements list for the memristor emulater item component Value item com-
ponent Value
Amp
OP1 HA17741
Resi- sotr
R1 2.2kΩ
OP2 HA17741 R2 2.2kΩ
OP3 HA17741 R3 1.5kΩ
Multi plier
Multiplier1 AD633 R4 3kΩ
Multiplier2 AD633 R5 32kΩ
Variable
resistor Rc - R6 4.7Ω
Capa-
citor C 1nF
4. 뉴런 시냅스를 위한 멤리스터 등가회로 해석
그림 4는 그림 3(b)의 회로를 PSPICE 해석을 통하여 입력 주파수 2 kHz에서 5 kHz 사이에서의 전류-전압 곡선을 보여준다. 전압진폭 3 V 정현파 인가시 주파수에 따라 다르게 나타나며 주로 70 uA 안팎의 비선형적 특성을 보인다. 멤리스터는 히스테리시스 전류 전압 특성을 가지고 있으며 주파수가 증가함에 따라 히스테리시스 전류 전압 특성곡선의 폭이 좁아지는 것이 보인다.
(a)
(b)
(c)
(d)
그림 4. 주파수에 따른 멤리스터 전압-전류 특성곡선 시뮬레이션 (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz,
and (d) f = 5 kHz
Fig. 4. Simulated voltage-current curves of the memristor circuit in according to the frequency (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz
그림 5는 이산화타이타늄 멤리스터 전기회로의 시간에 따른 전류파형의 PSPICE 시뮬레이션 결과를 나타낸다.
입력 3V 진폭의 정현파 인가시 주파수가 증가함에 따라서 전류가 감소하고 있다.
(a)
(b)
(c)
(d)
그림 5. 주파수에 따른 멤리스터 전류-시간 시뮬레이션 (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz Fig. 5. Simulated current-time curves of the memristor circuit in according to the
frequency (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz
그림 6은 멤리스터의 순간전력에 대한 시뮬레이션 결과를 나타낸다. 사인파 3V 진폭의 입력신호를 인가하였을 때 0 uW에서 50 uW 사이의 전력이 나타나며 주파수가 증가함에 따라서 전력이 감소하고 있다.
(a)
(b)
(c)
(d)
그림 6. 주파수에 따른 전력 파형 시뮬레이션 (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz Fig. 6. Simulated instantaneous power curves of the memristor circuit in according to the frequency (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz,
and (d) f = 5 kHz
5. 시뮬레이션 및 결과
그림 7은 본 논문에서 제안하는 이산화타이타늄 멤리스터 등가 전기회로 모델의 측정을 위하여 구현된 하드웨어이다. 그림 3 (a) 의 회로를, PCB 기판에 커패시터, 저항, 연산증폭기, 곱셈기 AD633 을 사용하여 하이브리드 회로로 구현하였다. 곱셈기와 연산증폭기 칩에 12 V의 전원전압을 공급하고, 회로의 입력으로 3 V 사인파 함수를 주파수를 변화시키면서 측정하였다. 측정장비는 아날로그 오실로스코프를 사용하였다.
그림 8은 상기 그림 7에 구현된 회로에 입력 전압 3 V 정현파의 주파수에 따른 멤리스터의 전류-전압 곡선을 나타내었다. 전류-전압 곡선이 히스테리시스 곡선 특성을 가지고 있으면 입력 주파수가 2 kHz에서 5 kHz로 증가함에 따라 히스테리시스 곡선의 폭이 좁아지고 있다. 이 결과는 그림 4의 시뮬레이션 결과와 일치한다.
(a)
(b)
(c)
(d)
그림 8. 멤리스터의 전압-전류 특성곡선 측정 (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz Fig. 8. Measured voltage-current curves of [Fig. 7] (a) f = 2 kHz, (b) f = 3 kHz,
(c) f = 4 kHz, and (d) f = 5 kHz 그림 7. 이산화타이타늄 멤리스터를 구현 전자회로
Fig. 7. Implemented electronic circuit for TiO2-memr-istor
그림 9(a)는 아날로그 오실로스코프를 이용하여 그림 7의 타이타늄 멤리스터 등가 전기회로의 시간에 따른 전류파형의 측정결과이다. 그림 5의 모의실험 결과에서 예측된 바와 같이 주파수가 2 kHz에서 5 kHz로 증가함에 따라 70 uA에서 20 uA까지 전류의 크기가 줄어듦을 볼 수 있다.
(a)
(b)
(c)
(d)
그림 9. 주파수 변화에 따른 전류파형 측정(a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz.
Fig. 9. Measured current waveform according to the changed frequency (a) f = 2 kHz, (b) f = 3 kHz, (c) f = 4 kHz, and (d) f = 5 kHz.
6. 결론 및 향후 연구
본 연구에서는 이산화타이타늄 멤리스터의 전기적 특성해석을 위하여 곱셈기와 연산증폭기 등으로 이루어지는 하이브리드 등가회로를 구현하였다. PSPICE 프로그램을 통하여 멤리스터 전기적 특성을 해석하였고. 제안하는 회로를 PCB에 하드웨어로 구현하여 실험적으로 측정을 실시하였다. 측정결과, 입력 주파수가 증가함에 따라서 멤리스터의 특성인 히스테리시스 특성이 사라지는 것을 보였으며 I-V 곡선과 시간에 따른 전기적 특성들이 모의실험과 일치함을 보였다. 향후 본 연구는 멤리스터를 응용한 메모리, 신경회로 등의 구현에 유용하게 활용될 것으로 사료된다.
References
[1] Dan Simon, Optimal State Estimation:Kalman, H ∞, and Nonlinear Approaches, John Wiley & Sons, Hoboke, NJ, 1998, [2] Fred Daum, “Nonlinear filters: beyond the kalman filter,” IEEE
Aerospace and Electronic Systems Magazine, vol. 20, no. 8, pp. 57-69, Aug. 2005.
[3] David. G. Lowe, “Object recognition from local scale- invariant features,” Proceedings of the Seventh IEEE International Conference on Computer Vision, vol. 2, pp.
1150-1157, 1999.
[4] Litos Strategic Communication, The Smart Grid: An Introduction”, Available: http://www.oe. energy.gov/
SmartGridIntroduction.htm, 2008, [Accessed: June 22, 2010]
[5] BY O. KAVEHEI, A. IQBAL, Y. S. KIM1, K. ESHRAGHIAN, S. F. AL-SARAWI,AND D.ABBOTT “The Fourth Element:
Characteristics, Modelling, and Electromagnetic Theory of the Memristor” pp.1-28
[6] Pershin, Y. V., & Di Ventra, M. (2010). Practical approach to programmable analog circuits with memristors. IEEE Transactions on Circuits and Systems I: Regular Papers, 57(8), 1857-1864.
[7] Mutlu, R., Karakulak, E., & Bölümu, E. Mühendislik Eğitiminde Kullanılabilecek Bir Memristör (HafızalıDirenç) Taklit Devresi.
[8] Young-Rae Ko, Tae-Hyoung Kim. “Inverse Hysteresis Modeling for Piezoelectric Stack Actuators with Inverse Generalized Prandtl-Ishlinskii Model.” Journal of Korean Institute of Intelligent Systems 24(2) pp.193-200 2014.
저 자 소 개
모영세(Young-Sea Mo)
2011년 : 인제대학교 나노융합공학부 공학사 2011년~현재 : 인제대학교 나노융합공학부
학사과정
관심분야 : 반도체 회로설계, 소자 Phone : +82-10-3060-2971 E-mail : [email protected]
송한정(Han-Jung Song)
1986년 : 한양대학교 전자공학과 공학사 1988년 : 한양대학교 전자공학과 공학석사 2000년 : 한양대학교 전자공학과 박사
2004년~현재 : 인제대학교 나노융합공학부 교수
관심분야 : 신경회로, 센서 집적회로, 소자 신뢰성 Phone : +82-10-7778-0202
E-mail : [email protected]
